

## 简介

CN5225 单片机系列拥有一系列数字外设和模拟外设，有助于实现成本敏感型传感器和实时控制应用。该产品系列采用 14 引脚 TSSOP 封装，存储器容量为 3.5 KB（CN5223）或 14 KB（CN5225），速度最高可达 32 MHz。该系列配备 10 位模数转换器（Analog-to-Digital Converter, ADC）、外设引脚选择（Peripheral Pin Select, PPS）功能、帮助用户实现数据保护和自举程序应用的存储器访问分区（Memory Access Partition, MAP）、数字通信外设、定时器以及波形发生器。这种小尺寸封装器件非常适合低成本传感器和控制应用。

## CN5225 系列汇总

表 1.

器件	闪存程序存储器 (字节)	数据 SRAM (字节)	存储器访问分区	I/O 引脚 <sup>(1)</sup> / 外设引脚选择	带 HLT 的 8 位定时器/ 16 位定时器 <sup>(2)</sup>	10 位 PWM/ CCP	10 位 ADC 通道 (外部/内部)	MSSP	EUSART	SMBus™ 兼容型 I/O 焊盘	外部中断引脚	电平变化中断引脚	看门狗定时器
CN5223	3.5K	256	Y	12/Y	1/2	2/2	9/1	1	1	N	1	12	Y
CN5225	14K	1K	Y	12/Y	1/2	2/2	9/1	1	1	N	1	12	Y

### 注:

1. 总 I/O 数包含一个仅用作输入的引脚（MCLR）。
2. Timer0 可配置为 8 位或 16 位定时器。
3. 要对 CN5223 进行编程，请选择 PIC16F15223。
4. 要对 CN5225 进行编程，请选择 PIC16F15225。

## 内核特性

- 为 C 编译器优化的 RISC 架构
- 工作速度：
  - DC - 32 MHz 时钟输入
  - 最小指令时间为 125 ns
- 16 级硬件堆栈
- 低电流上电复位（Power-on Reset, POR）
- 可配置上电延时定时器（Power-up Timer, PWRT）
- 欠压复位（Brown-out Reset, BOR）
- 看门狗定时器（Watchdog Timer, WDT）

## 存储器

- 最大 14 KB 的闪存程序存储器

- 最大 1 KB 的数据 SRAM 存储器
- 存储器访问分区 (MAP)：闪存程序存储器可划分为：
  - 应用程序块
  - 引导块
  - 存储区闪存 (Storage Area Flash, SAF) 块
- 可编程代码保护和写保护
- 器件特性区 (Device Characteristics Area, DCA)，用于存储：
  - 编程/擦除行大小
  - 引脚数详细信息
- 直接、间接和相对寻址模式

## 工作特性

- 工作电压范围：
  - 1.8V 至 5.5V
- 温度范围：
  - 工业级：-40°C 至 85°C

## 节能功能

- 休眠：
  - 降低器件功耗
  - 在执行 ADC 转换时降低系统电气噪声
- 低功耗模式特性：
  - 休眠：
    - 3V/25°C (使能 WDT) 时的典型值 < 900 nA
    - 3V/25°C (禁止 WDT) 时的典型值 < 600 nA
  - 工作电流：
    - 32 kHz、3V/25°C 时的典型值为 48  $\mu$ A
    - 4 MHz、5V/25°C 时的典型值 < 1 mA

## 数字外设

- 两个捕捉/比较/PWM (Capture/Compare/PWM, CCP) 模块：
  - 捕捉/比较模式的分辨率为 16 位
  - PWM 模式的分辨率为 10 位
- 两个脉宽调制器 (Pulse-Width Modulator, PWM)：
  - 10 位分辨率
  - 独立脉冲输出
- 一个可配置的 8/16 位定时器 (TMR0)
- 一个带门控的 16 位定时器 (TMR1)
- 一个带硬件限制定时器 (Hardware Limit Timer, HLT) 的 8 位定时器 (TMR2)
- 一个增强型通用同步/异步收发器 (Enhanced Universal Synchronous Asynchronous Receiver Transmitter, EUSART)：
  - 兼容 RS-232、RS-485 和 LIN

- 接收到启动字符时自动唤醒
- 一个主同步串行端口（Host Synchronous Serial Port, MSSP）：
  - 串行外设接口（Serial Peripheral Interface, SPI）模式
    - 从选择同步
  - I<sup>2</sup>C 模式
    - 7/10 位寻址模式
- 外设引脚选择（PPS）：
  - 支持数字 I/O 的引脚映射
- 器件 I/O 端口特性：
  - 12 个 I/O 引脚
  - 1 个仅输入引脚（RA3）
  - 单独控制 I/O 方向、漏极开路、输入阈值、压摆率和弱上拉
  - 所有 I/O 引脚上均具有电平变化中断（Interrupt-On-Change, IOC）功能
  - 1 个外部中断引脚

## 模拟外设


- 模数转换器（ADC）：
  - 10 位分辨率
  - 9 个外部输入通道
  - 1 个内部输入通道
  - 内部 ADC 振荡器（ADCRC）
  - 可在休眠模式下工作
  - 可选自动转换触发源

## 时钟结构

- 高精度内部振荡器模块（HFINTOSC）：
  - 可选择最高 32 MHz 的频率
  - 校准精度±2%
- 内部 31 kHz 振荡器（LFINTOSC）
- 外部高频时钟输入：
  - 两种外部时钟（External Clock, EC）功耗模式

## 框图

图 1. CN5223/25 框图



# 目录

简介.....	1
CN5225 系列汇总.....	1
内核特性.....	1
1. 封装.....	7
2. 引脚图.....	8
3. 引脚分配表.....	9
4. 寄存器和位命名约定.....	10
5. 寄存器图例.....	12
6. 器件配置.....	13
7. 存储器构成.....	23
8. 复位.....	54
9. OSC——振荡器模块.....	65
10. 中断.....	76
11. 休眠模式.....	90
12. WDT——看门狗定时器.....	92
13. NVM——非易失性存储器控制.....	96
14. I/O 端口.....	115
15. IOC——电平变化中断.....	129
16. PPS——外设引脚选择模块.....	135
17. TMR0——Timer0 模块.....	143
18. TMR1——带门控的 Timer1 模块.....	151
19. TMR2——Timer2 模块.....	166
20. CCP——捕捉/比较/PWM 模块.....	187
21. PWM——脉宽调制.....	200
22. MSSP——主同步串行端口模块.....	208
23. EUSART——增强型通用同步/异步收发器.....	269
24. ADC——模数转换器.....	298
25. 电荷泵.....	312

26. 指令集汇总.....	314
27. 编程.....	331
28. 寄存器汇总.....	333
29. 电气规范.....	337
30. 封装信息.....	357
31. 产品标识体系.....	361
制造商信息.....	362


# 1. 封装

表 1-1. 封装

器件	14 引脚 TSSOP
CN5223	•
CN5225	•

## 2. 引脚图

图 2-1. 14 引脚 TSSOP



### 3. 引脚分配表

表 3-1. 14 引脚分配表

I/O	14 引脚 TSSOP	ADC	参考电压	定时器	CCP	10 位 PWM	MSSP	EUSART	IOC	中断	基本连接
RA0	13	ANA0	—	—	—	—	—	—	IOCA0	—	DAT ICDDAT
RA1	12	ANA1	V <sub>REF+</sub> (ADC)	—	—	—	—	—	IOCA1	—	CLK ICDCLK
RA2	11	ANA2	—	TOCKI <sup>(1)</sup>	—	—	—	—	IOCA2	INT <sup>(1)</sup>	—
RA3	4	—	—	—	—	—	—	—	IOCA3	—	MCLR V <sub>PP</sub>
RA4	3	ANA4	—	T1G <sup>(1)</sup>	—	—	—	—	IOCA4	—	CLKOUT
RA5	2	ANA5	—	T1CKI <sup>(1)</sup> T2IN <sup>(1)</sup>	—	—	—	—	IOCA5	—	CLKIN
RC0	10	—	—	—	—	—	SCL1 <sup>(1,3,4)</sup> SCK1 <sup>(1,3,4)</sup>	—	IOCC0	—	—
RC1	9	—	—	—	—	—	SDA1 <sup>(1,3,4)</sup> SDI1 <sup>(1,3,4)</sup>	—	IOCC1	—	—
RC2	8	ANC2 ADACT <sup>(1)</sup>	—	—	—	—	—	—	IOCC2	—	—
RC3	7	ANC3	—	—	CCP2 <sup>(1)</sup>	—	SS1 <sup>(1)</sup>	—	IOCC3	—	—
RC4	6	ANC4	—	—	—	—	—	CK1 <sup>(1,3)</sup>	IOCC4	—	—
RC5	5	ANC5	—	—	CCP1 <sup>(1)</sup>	—	—	RX1 <sup>(1)</sup> DT1 <sup>(1,3)</sup>	IOCC5	—	—
V <sub>DD</sub>	1	—	—	—	—	—	—	—	—	—	V <sub>DD</sub>
V <sub>SS</sub>	14	—	—	—	—	—	—	—	—	—	V <sub>SS</sub>
OUT <sup>(2)</sup>	—	—	—	TMR0	CCP1 CCP2	PWM3 PWM4	SCL1 SCK1 SDA1 SDO1	TX1 DT1 CK1	—	—	—

**注:**

1. 此信号为 PPS 可重映射输入信号。输入功能可从图示的默认位置移至任何 PORTx 引脚。
2. 此行中显示的所有输出信号均为 PPS 可重映射输出信号。
3. 此信号为双向信号。为确保正常工作，用户软件必须通过 PPS 输入和 PPS 输出寄存器将此信号映射到同一引脚。
4. 这些引脚可通过 RxyI2C 寄存器配置为 I<sup>2</sup>C 或 SMBus 逻辑电平。SCL1/SDA1 信号可分配给这些引脚进行预期的操作。这些信号可通过 PPS 功能分配给其他引脚；但逻辑电平将是通过 INLVL 寄存器选择的标准 TTL/ST。

## 4. 寄存器和位命名约定

### 4.1. 寄存器名称

当器件中的同一外设存在多个实例时，外设控制寄存器将被描述为外设标识符、外设实例和控制标识符的组合。控制寄存器部分会使用“x”代替所有寄存器名称中的外设实例编号，从而将其显示为一个实例。这一命名约定也可用于该器件外设只有一个实例的情况，以便与同系列中其他包含多个实例的器件保持一致。

### 4.2. 位名称

位名称有两种形式：

- 短名称：位功能缩写
- 长名称：外设缩写 + 短名称

#### 4.2.1. 短位名称

短位名称是位功能的缩写。例如，一些外设使用 EN 位来使能。寄存器中显示的位名称为短名称形式。

短位名称在 C 程序中访问位时非常有用。通过短名称访问位的一般格式为 `RegisterNamebits.ShortName`。例如，ADCON0 寄存器中的使能位 ON 可在 C 程序中通过指令 `ADCON0bits.ON = 1` 置 1。

短名称在汇编程序中没什么用，因为不同的外设可能在不同的位位置使用相同的名称。发生这种情况时，在生成包含文件期间，短位名称实例后会被加上一个下划线以及位所在的寄存器的名称，以避免命名争用。

#### 4.2.2. 长位名称

长位名称是通过为短名称添加外设缩写前缀构成的。前缀对于外设是惟一的，因此每个长位名称都是惟一的。ADC 使能位的长位名称是 ADC 的前缀 AD 加上使能位短名称 ON，从而得到惟一的位名称 ADON。

长位名称在 C 程序和汇编程序中均非常实用。例如，在 C 程序中，ADCON0 使能位可通过 `ADON = 1` 指令置 1。在汇编程序中，此位可通过 `BSF ADCON0,ADON` 指令置 1。

#### 4.2.3. 位域

位域是同一寄存器中的两个或多个相邻位。位域仅遵循短位命名约定。例如，ADCON2 寄存器的低三位包含 ADC 工作模式选择位。该位域的短名称为 MD，长名称为 ADMD。仅可在 C 程序中进行位域访问。下例演示了用于将 ADC 设为在累加模式下工作的 C 程序指令：

```
ADCON2bits.MD = 0b001;
```

位域中的各个位也可通过长位名称和短位名称访问。每个位都是在位域名称后附加该位在位域中的位置编号而构成。例如，最高有效模式位的短位名称为 MD2，长位名称为 ADMD2。下面两个示例演示了用于将 ADC 设为在累加模式下工作的汇编程序序列：

```
MOVLW  ~(1<<MD2 | 1<<MD1)
ANDWF  ADCON2,F
MOVLW  1<<MD0
IORWF  ADCON2,F
```

```
BCF    ADCON2,ADMD2
BCF    ADCON2,ADMD1
BSF    ADCON2,ADMD0
```

## 4.3. 寄存器和位命名例外情况

### 4.3.1. 状态、中断和镜像位

状态、中断允许、中断标志和镜像位包含在跨多个外设的寄存器中。在这类情况下，显示的位名称是唯一的，因此不存在前缀或短名称形式。

## 5. 寄存器图例

表 5-1. 寄存器图例

符号	定义
R	可读位
W	可写位
HS	硬件置 1 位
HC	硬件清零位
S	仅置 1 位
C	仅清零位
U	未实现位, 读为 0
1	位值置 1
0	位值清零
x	位值未知
u	位值不变
q	位值视条件而定
m	位值预定义

## 6. 器件配置

器件配置由配置字、用户 ID、器件 ID 和器件配置信息（Device Configuration Information, DCI）区组成。

### 6.1. 配置字

提供 5 个配置字，可供用户选择器件振荡器、复位和存储器保护选项。这些字在 0x8007 - 0x800B 地址范围内实现。

**注：**配置字寄存器中的 DEBUG 位由器件开发工具（包括调试器和编程器）自动管理。对于正常的器件操作，此位需保持为 1。

### 6.2. 代码保护

代码保护用于保护器件不受未经授权的访问。任何代码保护设置都不会影响对程序存储器的内部访问。

整个程序存储空间都通过  $\overline{CP}$  位来防止外部读写操作。当  $\overline{CP}=0$  时，将禁止对程序存储器的外部读写操作，读取时将返回全 0。无论保护位的设置如何，CPU 都可以继续读取程序存储器。对程序存储器的自写操作则取决于写保护设置。

### 6.3. 写保护

写保护用于保护器件不受意外的自写访问。这样在允许修改程序存储器其他区域的同时可以保护应用程序，例如自举程序。

$\overline{WRTn}$  配置位用于确定受保护的程序存储块：

- 应用程序块写保护： $\overline{WRTAPP}$  配置位用于对应用程序块进行写保护。
- 存储区闪存（SAF）写保护： $\overline{WRTSAF}$  配置位用于对 SAF 进行写保护。
- 配置寄存器写保护： $\overline{WRTC}$  配置位用于对配置寄存器进行写保护。
- 引导块写保护： $\overline{WRTB}$  配置位用于对引导块进行写保护。

使能时，相应的存储单元受写保护，禁止进行进一步的编程，除非对配置存储器区域执行批量擦除操作。在程序执行期间，仍然可以通过 NVM 固件对引导块、SAF 和/或应用程序块进行编程和读取。

### 6.4. 用户 ID

存储空间中有 4 个字（8000h-8003h）被指定为 ID 存储单元，供用户存储校验和或其他代码标识号。在正常执行过程中可以读写这些单元。有关访问这些存储单元的更多信息，请参见“对 DCI、用户 ID、DEV/REV ID 和配置字进行 NVMREG 访问”一节。有关对这些存储单元进行编程所需的电气参数信息，请参见“电气规范”一章中的“存储器编程规范”一节。有关校验和计算的更多信息，请参见“系列编程规范”。

### 6.5. 器件 ID 和版本 ID

14 位器件 ID 字位于 8006h，14 位版本 ID 位于 8005h。这些单元是只读的，不能擦除或修改。

开发工具（如器件编程器和调试器）可用于读取器件 ID、版本 ID 和配置字。有关访问这些存储单元的更多信息，请参见“NVM——非易失性存储器控制”一章。

### 6.6. 寄存器定义：配置设置

### 6.6.1. 配置字 1

名称: CONFIG1  
偏移量: 0x8007

位	15	14	13	12	11	10	9	8
				VDDAR				CLKOUTEN
访问				R/W				R/W
复位				1				1
位	7	6	5	4	3	2	1	0
			RSTOSC[1:0]				FEXTOSC[1:0]	
访问			R/W	R/W			R/W	R/W
复位			1	1			1	1

#### Bit 12 - VDDAR $V_{DD}$ 模拟范围校准选择

值	说明
1	校准内部模拟系统，以便在 $V_{DD} = 2.3V - 5.5V$ 范围内工作
0	校准内部模拟系统，以便在 $V_{DD} = 1.8V - 3.6V$ 范围内工作

#### Bit 8 - CLKOUTEN 时钟输出使能

值	说明
1	禁止 CLKOUT 功能；CLKOUT 引脚为 I/O 功能
0	使能 CLKOUT 功能；CLKOUT 引脚为 $F_{OSC}/4$ 时钟

#### Bit 5:4 - RSTOSC[1:0] COSC 的上电默认值位 选择用户软件使用的振荡器源。请参见 COSC 工作模式。

值	说明
11	EXTOSC，工作模式取决于 FEXTOSC 位
10	HFINTOSC，FRQ = 1 MHz
01	LFINTOSC
00	HFINTOSC，FRQ = 32 MHz

#### Bit 1:0 - FEXTOSC[1:0] 外部振荡器模式选择

值	说明
11	ECH (16 MHz 及更高值)
10	ECL (低于 16 MHz)
01	振荡器未使能
00	保留

## 6.6.2. 配置字 2

名称: CONFIG2  
偏移量: 0x8008

位	15	14	13	12	11	10	9	8
			DEBUG	STVREN	PPS1WAY		BORV	
访问			R/W	R/W	R/W		R/W	
复位			1	1	1		1	
位	7	6	5	4	3	2	1	0
	BOREN[1:0]			WDTE[1:0]		PWRTS[1:0]		MCLRE
访问	R/W	R/W		R/W	R/W	R/W	R/W	R/W
复位	1	1		1	1	1	1	1

### Bit 13 - **DEBUG** 调试器使能<sup>(1)</sup>

值	说明
1	禁止后台调试器
0	使能后台调试器

### Bit 12 - **STVREN** 堆栈上溢/下溢复位使能

值	说明
1	堆栈上溢或下溢将导致复位
0	堆栈上溢或下溢不会导致复位

### Bit 11 - **PPS1WAY** PPSLOCKED 一次置 1 使能

值	说明
1	PPSLOCKED 位只能在执行解锁序列之后置 1 一次；将 PPSLOCKED 置 1 后，可防止将来对 PPS 寄存器执行任何更改
0	PPSLOCKED 位可根据需要置 1 和清零（需要解锁序列）

### Bit 9 - **BORV** 欠压复位（BOR）电压选择<sup>(2)</sup>

值	说明
1	欠压复位电压（ $V_{BOR}$ ）设为 1.9V
0	欠压复位电压（ $V_{BOR}$ ）设为 2.85V

### Bit 7:6 - **BOREN[1:0]** 欠压复位（BOR）使能<sup>(3)</sup>

值	说明
11	使能欠压复位，忽略 SBOREN 位
10	运行时使能欠压复位，休眠时禁止；忽略 SBOREN 位
01	按照 SBOREN 使能欠压复位
00	禁止欠压复位

### Bit 4:3 - **WDTE[1:0]** 看门狗定时器（WDT）使能

值	说明
11	WDT 使能（无论是否处于休眠状态）；忽略 WDTCON 的 SEN 位
10	WDT 在 Sleep = 0 时使能，在 Sleep = 1 时暂停；忽略 WDTCON 的 SEN 位
01	WDT 由 WDTCON 的 SEN 位使能/禁止
00	WDT 禁止，忽略 WDTCON 的 SEN 位

**Bit 2:1 - PWRTS[1:0]** 上电延时定时器 (PWRT) 选择

值	说明
11	禁止 PWRT
10	PWRT 设为 64 ms
01	PWRT 设为 16 ms
00	PWRT 设为 1 ms

**Bit 0 - MCLRE** 主复位 ( $\overline{\text{MCLR}}$ ) 使能

值	条件	说明
x	如果 LVP = 1	$\overline{\text{MCLR}}$ 引脚为 $\overline{\text{MCLR}}$
1	如果 LVP = 0	$\overline{\text{MCLR}}$ 引脚为 $\overline{\text{MCLR}}$
0	如果 LVP = 0	$\overline{\text{MCLR}}$ 引脚功能为端口定义的功能

**注:**


1.  $\overline{\text{DEBUG}}$  位由器件开发工具 (包括调试器和编程器) 自动管理。对于正常的器件操作, 此位需保持为 1。
2. 如果工作频率为 16 MHz 或更高值, 建议选择更高电压。
3. 使能后, 欠压复位电压 ( $V_{\text{BOR}}$ ) 通过 BORV 位置 1。

### 6.6.3. 配置字 3

名称: CONFIG3

偏移量: 0x8009

注: 该寄存器保留。



访问  
复位



访问  
复位

#### 6.6.4. 配置字 4

名称: CONFIG4  
偏移量: 0x800A

位	15	14	13	12	11	10	9	8
			LVP		WRTSAF		WRTC	WRTB
访问			R/W		R/W		R/W	R/W
复位			1		1		1	1
位	7	6	5	4	3	2	1	0
	WRTAPP			SAFEN	BBEN	BBSIZE[2:0]		
访问	R/W			R/W	R/W	R/W	R/W	R/W
复位	1			1	1	1	1	1

#### Bit 13 - LVP 低电压编程使能<sup>(1)</sup>

值	说明
1	使能低电压编程。MCLR/V <sub>pp</sub> 引脚功能是 MCLR。MCLRE 位被忽略。
0	必须使 MCLR/V <sub>pp</sub> 为高电压 (HV) 才能进行编程

#### Bit 11 - WRTSAF 存储区闪存 (SAF) 写保护<sup>(2,3)</sup>

值	说明
1	SAF 不受写保护
0	SAF 受写保护

#### Bit 9 - WRTC 配置寄存器写保护<sup>(2)</sup>

值	说明
1	配置寄存器不受写保护
0	配置寄存器受写保护

#### Bit 8 - WRTB 引导块写保护<sup>(2,4)</sup>

值	说明
1	引导块不受写保护
0	引导块受写保护

#### Bit 7 - WRTAPP 应用程序块写保护<sup>(2)</sup>

值	说明
1	应用程序块不受写保护
0	应用程序块受写保护

#### Bit 4 - SAFEN 存储区闪存 (SAF) 使能<sup>(2)</sup>

值	说明
1	禁止 SAF
0	使能 SAF

#### Bit 3 - BBEN 引导块使能<sup>(2)</sup>

值	说明
1	禁止引导块

值	说明
0	使能引导块

**Bit 2:0 - BBSIZE[2:0]** 引导块大小选择<sup>(5,6)</sup>

表 6-1. 引导块大小


BBEN	BBSIZE	引导块结束地址	引导块大小 (字)	
			CN5223	CN5225
1	xxx	-	-	-
0	111	01FFh		512
0	110	03FFh		1024
0	101	07FFh	- (6)	2048
0	100	0FFFh	- (6)	4096
0	011	1FFFh		- (6)
0	010	3FFFh		- (6)
0	001	3FFFh		- (6)
0	000	3FFFh		- (6)

## 注:

1. 通过 LVP 编程接口工作时，不能对 LVP 位进行写操作（写为 0）。该规则的目的是防止用户在通过 LVP 模式编程时退出 LVP 模式，或意外地从配置状态中删除 LVP 模式。
2. 使能保护后，只能通过批量擦除操作复位。
3. 仅在  $\overline{\text{SAFEN}} = 0$  时适用。
4. 仅在  $\overline{\text{BBEN}} = 0$  时适用。
5. BBSIZE[2:0]位只能在  $\overline{\text{BBEN}} = 1$  时更改。当  $\overline{\text{BBEN}} = 0$  后，BBSIZE[2:0]只能通过批量擦除操作进行更改。
6. 最大引导块大小是用户程序存储器大小的一半。如果选择的引导块大小超过器件程序存储器大小的一半，则会默认设为最大引导块大小，即 PFM 的一半。例如，对于 CN5223（最大 PFM = 2048 字），选择从 110 到 000 的 BBSIZE 设置时均会设为最大引导块大小，即 1024 字。

### 6.6.5. 配置字 5<sup>(1)</sup>

名称: CONFIG5  
偏移量: 0x800B



#### Bit 0 - $\overline{CP}$ 闪存程序存储器 (PFM) 代码保护<sup>(2)</sup>

值	说明
1	禁止 PFM 代码保护
0	使能 PFM 代码保护

**注:**

1. 由于器件代码保护会立即生效，因此该配置字需最后写入。
2. 代码保护使能后，只能通过批量擦除操作取消。

### 6.7. 寄存器定义：器件 ID 和版本 ID

### 6.7.1. 器件 ID

名称: DEVICEID

偏移量: 0x8006

器件 ID 寄存器

位	15	14	13	12	11	10	9	8
			保留	保留	DEV[11:8]			
访问			R	R	R	R	R	R
复位			1	1	q	q	q	q
位	7	6	5	4	3	2	1	0
	DEV[7:0]							
访问	R	R	R	R	R	R	R	R
复位	q	q	q	q	q	q	q	q

**Bit 13 - 保留** 保留——读为 1

**Bit 12 - 保留** 保留——读为 1

**Bit 11:0 - DEV[11:0]** 器件 ID

器件	器件 ID
CN5223	30E4h
CN5225	30E9h

## 6.7.2. 版本 ID

名称: REVISIONID  
偏移量: 0x8005

版本 ID 寄存器

位	15	14	13	12	11	10	9	8
			保留	保留	MJRREV[5:2]			
访问			R	R	R	R	R	R
复位			1	0	q	q	q	q
位	7	6	5	4	3	2	1	0
	MJRREV[1:0]		MNRREV[5:0]					
访问	R	R	R	R	R	R	R	R
复位	q	q	q	q	q	q	q	q

**Bit 13 - 保留** 保留——读为 1

**Bit 12 - 保留** 保留——读为 0

**Bit 11:6 - MJRREV[5:0]** 主要版本 ID  
这些位用于标识主要版本（A0、B0 和 C0 等）。

**Bit 5:0 - MNRREV[5:0]** 次要版本 ID  
这些位用于标识次要版本。

## 7. 存储器构成

CN5225 单片机有 2 种类型的存储器：

- 程序存储器
  - 闪存程序存储器
  - 配置字
  - 器件 ID
  - 版本 ID
  - 用户 ID
  - 器件配置信息 (DCI)
- 数据存储器
  - 内核寄存器
  - 特殊功能寄存器 (Special Function Register, SFR)
  - 通用 RAM (General Purpose RAM, GPR)
  - 公共 RAM

在哈佛架构器件中，数据存储器 and 程序存储器分别使用单独的总线，因此支持对两个存储空间的并发访问。

有关闪存程序存储器操作的更多详细信息，请参见“**NVM——非易失性存储器控制**”一章。

### 7.1. 程序存储器构成

增强型中档内核具有一个 15 位程序计数器，能够寻址 32K x 14 的程序存储空间。下表给出了已实现的存储容量。访问超出地址边界的单元将导致操作返回到已实现的存储空间内。

复位向量地址为 0000h，中断向量地址为 0004h。更多详细信息，请参见“**INT——中断**”一章。

表 7-1. 器件存储器容量和地址

器件	程序存储器容量 (字)	程序存储器的最后一个地址
CN5223	2,048	07FFh
CN5225	8,192	1FFFh

图 7-1. 程序存储器 and 堆栈 (CN5223)





图 7-2. 程序存储器和堆栈 (CN5225)

Rev. Figure 4-2  
4/29/2020

### 7.1.1. 将程序存储器当作数据存储器读取

有三种方法可访问程序存储器中的常量。第一种方法是使用 RETLW 指令表，第二种方法是设置 FSR 以指向程序存储器，第三种方法是使用 NVMREG 接口访问程序存储器。

#### 7.1.1.1. RETLW 指令

RETLW 指令用于访问常量表。以下示例给出了创建这种表的推荐方法。

##### 例 7-1. 使用 RETLW 指令访问常量表

```
constants
BRW                ;Add Index in W to
                   ;program counter to
                   ;select data
RETLW DATA0       ;Index0 data
RETLW DATA1       ;Index1 data
```

```

RETLW DATA2
RETLW DATA3
my_function
;LOTS OF CODE...
MOVLW     DATA_INDEX
call constants
;THE CONSTANT IS IN W

```

BRW 指令可轻松实现这种表。

### 7.1.1.2. 使用 FSR 间接读取

通过将 FSRxH 寄存器的 bit 7 置 1，并读取匹配的 INDFx 寄存器，可以将程序存储器作为数据进行访问。MOVIW 指令会将所寻址字的低 8 位放入 W 寄存器。无法通过 INDFx 寄存器对程序存储器进行写操作。通过 FSR 读取程序存储器的指令需要一个额外的指令周期才能完成。以下示例给出了通过 FSR 读取程序存储器的过程。

如果某个标号指向程序存储器中的存储单元，HIGH 伪指令会将 bit 7 置 1。这适用于如下所示的汇编代码。

#### 例 7-2. 使用 FSR 寄存器读取程序存储器

```

constants
RETLW DATA0           ;Index0 data
RETLW DATA1           ;Index1 data
RETLW DATA2
RETLW DATA3
my_function
;LOTS OF CODE...
MOVLW     LOW constants
MOVWF     FSR1L
MOVLW     HIGH constants
MOVWF     FSR1H
MOVIW     2[FSR1]       ;DATA2 IS IN W

```

## 7.1.2. 存储器访问分区 (MAP)

用户闪存可分为：

- 应用程序块
- 引导块
- 存储区闪存 (SAF) 块

要分配存储器，用户可将  $\overline{\text{BBEN}}$  位置 1，通过 BBSIZE 位定义分区大小，然后通过  $\overline{\text{SAFEN}}$  位使能 SAF。

### 7.1.2.1. 应用程序块

配置位的默认设置 ( $\overline{\text{BBEN}}=1$  和  $\overline{\text{SAFEN}}=1$ ) 会将用户闪存区域内的所有存储器分配到应用程序块中。

### 7.1.2.2. 引导块

如果  $\overline{\text{BBEN}}=1$ ，则使能引导块，并基于 BBSIZE 位的值将特定地址范围分配给引导块。

### 7.1.2.3. 存储区闪存 (SAF)

通过清零  $\overline{\text{SAFEN}}$  位使能存储区闪存 (SAF)。如果 SAF 已使能，则 SAF 块位于存储器的末尾，大小为 128 个字。如果 SAF 已使能，则 SAF 区域不可用于程序执行。



**重要：**使能时，SAF 可用于存储变量或其他信息，通常用于没有 EEPROM 的器件；访问 SAF 的方式与其他闪存区域相同。

### 7.1.2.4. 存储器写保护

所有存储器块都具有相应的写保护位 ( $\overline{WRTAPP}$ 、 $\overline{WRTB}$ 、 $\overline{WRTC}$ 、和  $\overline{WRTSAF}$ )。如果从 NVMCON 寄存器写入受写保护的存储单元, 则存储器不发生更改并且 NVMCON1 寄存器的 WRERR 位置 1, 如“NVM——非易失性存储器控制”一章中的“WRERR 位”一节中所述。

### 7.1.2.5. 存储器违例

执行从有效执行区域之外取出的指令时会触发存储器执行违例复位, 从而会将 MEMV 位清零。有关可用的有效程序执行区域以及 PCON1 寄存器中 MEMV 位条件的定义, 请参见“复位”一章中的“存储器执行违例”一节。

表 7-2. 存储器访问分区

REG	地址	分区			
		$\overline{BBEN} = 1$ $\overline{SAFEN} = 1$	$\overline{BBEN} = 1$ $\overline{SAFEN} = 0$	$\overline{BBEN} = 0$ $\overline{SAFEN} = 1$	$\overline{BBEN} = 0$ $\overline{SAFEN} = 0$
PFM	00 0000h ...块存储器的最后一个地址	应用程序块 <sup>(4)</sup>	应用程序块 <sup>(4)</sup>	引导块 <sup>(4)</sup>	引导块 <sup>(4)</sup>
	引导块存储器的最后一个地址 + 1 <sup>(1)</sup> ...程序存储器的最后一个地址 - 80h			应用程序块 <sup>(4)</sup>	应用程序块 <sup>(4)</sup>
	程序存储器的最后一个地址 - 7Fh <sup>(2)</sup> ...程序存储器的最后一个地址		SAF <sup>(4)</sup>		SAF <sup>(4)</sup>
配置	配置存储器地址 <sup>(3)</sup>	配置			

注:

1. 引导块存储器的最后一个地址基于 BBSIZE 配置位。
2. 最后一个程序存储器地址显示在器件存储器容量和地址表中。
3. 配置存储器地址是“NVM——非易失性存储器控制”一章中的“对 DCI、用户 ID、DEV/REV ID 和配置字进行 NVMREG 访问”一节中给出的配置字的地址单元。
4. 每个存储块都有一个对应的写保护熔丝, 由  $\overline{WRTAPP}$ 、 $\overline{WRTB}$ 、 $\overline{WRTC}$ 、和  $\overline{WRTSAF}$  配置位定义。

### 7.1.3. 器件配置信息 (DCI)

器件配置信息 (DCI) 是存储器中的专用区域, 其中存储的器件相关信息对于编程和自举程序应用十分有用。该区域中存储的数据是只读的, 不能修改/擦除。有关完整的 DCI 表地址和说明, 请参见下表。

表 7-3. 器件配置信息

地址	名称	说明	值		单位
			CN5223	CN5225	
8200h	ERSIZ	擦除行大小	32		字
8201h	WLSIZ	每行写锁存器数量	32		字
8202h	URSIZ	用户可擦除行数量	64	256	行
8203h	EESIZ	数据 EEPROM 存储器大小	0		字节
8204h	PCNT	引脚数	14		引脚

#### 7.1.3.1. DCI 访问

DCI 数据是只读的, 不能擦除或修改。有关访问这些存储单元的更多信息, 请参见“NVM——非易失性存储器控制”一章中的“对 DCI、用户 ID、DEV/REV ID 和配置字进行 NVMREG 访问”一节。

开发工具 (例如器件编程器和调试器) 可以用来读取 DCI 区域, 与器件 ID 和版本 ID 类似。


## 7.2. 数据存储器构成

数据存储器划分为最多 64 个存储区, 每个存储区有 128 字节。每个存储区都包含:

- 12 个内核寄存器

- 最多 20 个特殊功能寄存器（SFR）
- 最多 80 字节的通用 RAM（GPR）
- 16 字节的公共 RAM

图 7-3. 存储器分区



### 7.2.1. 存储区选择

可通过将存储区号写入存储区选择寄存器（BSR）来选择有效存储区。所有的数据存储器既可通过使用文件寄存器的指令直接访问，也可通过 2 个文件选择寄存器（FSR）间接访问。数据存储器使用 13 位地址。高 6 位的地址定义存储区地址，低 7 位选择该存储区的寄存器/RAM。

### 7.2.2. 内核寄存器

内核寄存器包含直接影响基本操作的寄存器。内核寄存器占据数据存储器每个存储区的前 12 个地址。下面的内核寄存器表列出了这些寄存器。

表 7-4. 内核寄存器

BANKx 中的地址	内核寄存器
x00h 或 x80h	INDF0
x01h 或 x81h	INDF1
x02h 或 x82h	PCL

表 7-4. 内核寄存器（续）

BANKx 中的地址	内核寄存器
x03h 或 x83h	STATUS
x04h 或 x84h	FSR0L
x05h 或 x85h	FSR0H
x06h 或 x86h	FSR1L
x07h 或 x87h	FSR1H
x08h 或 x88h	BSR
x09h 或 x89h	WREG
x0Ah 或 x8Ah	PCLATH
x0Bh 或 x8Bh	INTCON

### 7.2.3. 特殊功能寄存器

特殊功能寄存器（SFR）是应用用来控制器件中外设功能所需操作的寄存器。SFR 占据内核寄存器之后的数据存储区 0-59 的前 20 个字节和数据存储区 60-63 的前 100 个字节。

与外设操作有关的 SFR 将在本数据手册的相应外设章节中讲述。

### 7.2.4. 通用 RAM（GPR）

每个数据存储区中有最大 80 字节的通用 RAM（GPR）。可以通过 FSR 以非存储区方式访问 GPR。这可以简化对大存储器结构的访问。

有关线性存储器访问的详细信息，请参见“存储器构成”一章中的“线性数据存储器”一节。

### 7.2.5. 公共 RAM

提供 16 字节的公共 RAM，可从所有存储区访问。

### 7.2.6. 器件存储器映射

下图列出了本数据手册中所述器件的存储器映射。

图 7-4. 存储器映射——Bank 0-7

BANK 0		BANK 1		BANK 2		BANK 3		BANK 4		BANK 5		BANK 6		BANK 7	
000h	Core Registers	080h	Core Registers	100h	Core Registers	180h	Core Registers	200h	Core Registers	280h	Core Registers	300h	Core Registers	380h	Core Registers
008h	—	088h	—	108h	—	188h	—	208h	—	288h	—	308h	—	388h	—
00Ch	PORTA	08Ch	—	10Ch	—	18Ch	SSP1BUF	20Ch	TMR1L	28Ch	T2TMR	30Ch	CCPR1L	38Ch	—
00Dh	—	08Dh	—	10Dh	—	18Dh	SSP1ADD	20Dh	TMR1H	28Dh	T2PR	30Dh	CCPR1H	38Dh	—
00Eh	—	08Eh	—	10Eh	RC0I2C	18Eh	SSP1MASK	20Eh	T1CON	28Eh	T2CON	30Eh	CCP1CON	38Eh	—
00Fh	—	08Fh	—	10Fh	RC1I2C	18Fh	SSP1STAT	20Fh	T1GCON	28Fh	T2HLT	30Fh	CCP1CAP	38Fh	—
010h	—	090h	—	110h	—	190h	SSP1CON1	210h	T1GATE	290h	T2CLKCON	310h	CCPR2L	390h	—
011h	—	091h	—	111h	—	191h	SSP1CON2	211h	T1CLK	291h	T2RST	311h	CCPR2H	391h	—
012h	TRISA	092h	—	112h	—	192h	SSP1CON3	212h	—	292h	—	312h	CCP2CON	392h	—
013h	—	093h	—	113h	—	193h	—	213h	—	293h	—	313h	CCP2CAP	393h	—
014h	TRISC	094h	—	114h	—	194h	—	214h	—	294h	—	314h	PWM3DCL	394h	—
015h	—	095h	—	115h	—	195h	—	215h	—	295h	—	315h	PWM3DCH	395h	—
016h	—	096h	—	116h	—	196h	—	216h	—	296h	—	316h	PWM3CON	396h	—
017h	—	097h	—	117h	—	197h	—	217h	—	297h	—	317h	—	397h	—
018h	LATA	098h	—	118h	—	198h	—	218h	—	298h	—	318h	PWM4DCL	398h	—
019h	—	099h	—	119h	RC1REG	199h	—	219h	—	299h	—	319h	PWM4DCH	399h	—
01Ah	LATC	09Ah	CPCON	11Ah	TX1REG	19Ah	—	21Ah	—	29Ah	—	31Ah	PWM4CON	39Ah	—
01Bh	—	09Bh	ADRESL	11Bh	SP1BRGL	19Bh	—	21Bh	—	29Bh	—	31Bh	—	39Bh	—
01Ch	—	09Ch	ADRESH	11Ch	SP1BRGH	19Ch	—	21Ch	—	29Ch	—	31Ch	—	39Ch	—
01Dh	—	09Dh	ADCON0	11Dh	RC1STA	19Dh	—	21Dh	—	29Dh	—	31Dh	—	39Dh	—
01Eh	—	09Eh	ADCON1	11Eh	TX1STA	19Eh	—	21Eh	—	29Eh	—	31Eh	—	39Eh	—
01Fh	—	09Fh	ADACT	11Fh	BAUDICON	19Fh	—	21Fh	—	29Fh	—	31Fh	—	39Fh	—
020h	—	0A0h	—	120h	—	1A0h	—	220h	—	2A0h	—	320h	—	3A0h	—
06Fh	General Purpose Register 80 Bytes	0EFh	General Purpose Register 80 Bytes	16Fh	General Purpose Register 80 Bytes	1EFh	General Purpose Register 80 Bytes <sup>(1)</sup>	26Fh	General Purpose Register 80 Bytes <sup>(1)</sup>	2EFh	General Purpose Register 80 Bytes <sup>(1)</sup>	36Fh	General Purpose Register 80 Bytes <sup>(1)</sup>	3EFh	General Purpose Register 80 Bytes <sup>(1)</sup>
070h	Common RAM (Accesses 70h-7Fh)	0F0h	Common RAM (Accesses 70h-7Fh)	170h	Common RAM (Accesses 70h-7Fh)	1F0h	Common RAM (Accesses 70h-7Fh)	270h	Common RAM (Accesses 70h-7Fh)	2F0h	Common RAM (Accesses 70h-7Fh)	370h	Common RAM (Accesses 70h-7Fh)	3F0h	Common RAM (Accesses 70h-7Fh)
07Fh	—	0Fh	—	17Fh	—	1Fh	—	27Fh	—	2Fh	—	37Fh	—	3Fh	—

Note: 1. Available on CN5225 devices only

Legend:

■ Unimplemented data memory locations, read as '0'

图 7-5. 存储器映射——Bank 8-15

BANK 8		BANK 9		BANK 10		BANK 11		BANK 12		BANK 13		BANK 14		BANK 15	
400h	Core Registers	480h	Core Registers	500h	Core Registers	580h	Core Registers	600h	Core Registers	680h	Core Registers	700h	Core Registers	780h	Core Registers
408h	—	488h	—	508h	—	588h	—	608h	—	688h	—	708h	—	788h	—
40Ch	—	48Ch	—	50Ch	—	58Ch	—	60Ch	—	68Ch	—	70Ch	PIRO	78Ch	—
40Dh	—	48Dh	—	50Dh	—	58Dh	—	60Dh	—	68Dh	—	70Dh	PIR1	78Dh	—
40Eh	—	48Eh	—	50Eh	—	58Eh	—	60Eh	—	68Eh	—	70Eh	PIR2	78Eh	—
40Fh	—	48Fh	—	50Fh	—	58Fh	—	60Fh	—	68Fh	—	70Fh	—	78Fh	—
410h	—	490h	—	510h	—	590h	—	610h	—	690h	—	710h	—	790h	—
411h	—	491h	—	511h	—	591h	—	611h	—	691h	—	711h	—	791h	—
412h	—	492h	—	512h	—	592h	—	612h	—	692h	—	712h	—	792h	—
413h	—	493h	—	513h	—	593h	—	613h	—	693h	—	713h	—	793h	—
414h	—	494h	—	514h	—	594h	—	614h	—	694h	—	714h	—	794h	—
415h	—	495h	—	515h	—	595h	—	615h	—	695h	—	715h	—	795h	—
416h	—	496h	—	516h	—	596h	—	616h	—	696h	—	716h	PIE0	796h	—
417h	—	497h	—	517h	—	597h	—	617h	—	697h	—	717h	PIE1	797h	—
418h	—	498h	—	518h	—	598h	—	618h	—	698h	—	718h	PIE2	798h	—
419h	—	499h	—	519h	—	599h	—	619h	—	699h	—	719h	—	799h	—
41Ah	—	49Ah	—	51Ah	—	59Ah	—	61Ah	—	69Ah	—	71Ah	—	79Ah	—
41Bh	—	49Bh	—	51Bh	—	59Bh	—	61Bh	—	69Bh	—	71Bh	—	79Bh	—
41Ch	—	49Ch	—	51Ch	—	59Ch	TMROL	61Ch	—	69Ch	—	71Ch	—	79Ch	—
41Dh	—	49Dh	—	51Dh	—	59Dh	TMROH	61Dh	—	69Dh	—	71Dh	—	79Dh	—
41Eh	—	49Eh	—	51Eh	—	59Eh	TOCON0	61Eh	—	69Eh	—	71Eh	—	79Eh	—
41Fh	—	49Fh	—	51Fh	—	59Fh	TOCON1	61Fh	—	69Fh	—	71Fh	—	79Fh	—
420h	—	4A0h	—	520h	—	5A0h	—	620h	General Purpose Register 48 bytes <sup>(1)</sup>	6A0h	Unimplemented Read as '0'	720h	Unimplemented Read as '0'	7A0h	Unimplemented Read as '0'
46Fh	General Purpose Register 80 bytes <sup>(1)</sup>	4EFh	General Purpose Register 80 bytes <sup>(1)</sup>	56Fh	General Purpose Register 80 bytes <sup>(1)</sup>	5EFh	General Purpose Register 80 bytes <sup>(1)</sup>	66Fh	General Purpose Register 80 bytes <sup>(1)</sup>	6EFh	Unimplemented Read as '0'	76Fh	Unimplemented Read as '0'	7EFh	Unimplemented Read as '0'
470h	Common RAM (Accesses 70h-7Fh)	4F0h	Common RAM (Accesses 70h-7Fh)	570h	Common RAM (Accesses 70h-7Fh)	5F0h	Common RAM (Accesses 70h-7Fh)	670h	Common RAM (Accesses 70h-7Fh)	6F0h	Common RAM (Accesses 70h-7Fh)	770h	Common RAM (Accesses 70h-7Fh)	7F0h	Common RAM (Accesses 70h-7Fh)
47Fh	—	4Fh	—	57Fh	—	5Fh	—	67Fh	—	6Fh	—	77Fh	—	7Fh	—

Note: 1. Available on CN5225 devices only

Legend:

■ Unimplemented data memory locations, read as '0'

图 7-6. 存储器映射——Bank 16-23

BANK 16		BANK 17		BANK 18		BANK 19		BANK 20		BANK 21		BANK 22		BANK 23	
800h	Core Registers	880h	Core Registers	900h	Core Registers	980h	Core Registers	A00h	Core Registers	A80h	Core Registers	B00h	Core Registers	B80h	Core Registers
808h	—	888h	—	908h	—	988h	—	A08h	—	A88h	—	B08h	—	B88h	Unimplemented Read as '0'
80Ch	WDTCN	88Ch	—	90Ch	—	98Ch	—	A0Ch	—	A8Ch	—	B0Ch	—		
80Dh	—	88Dh	—	90Dh	—	98Dh	—	A0Dh	—	A8Dh	—	B0Dh	—		
80Eh	—	88Eh	OSCCON	90Eh	—	98Eh	—	A0Eh	—	A8Eh	—	B0Eh	—		
80Fh	—	88Fh	—	90Fh	—	98Fh	—	A0Fh	—	A8Fh	—	B0Fh	—		
810h	—	890h	OSCSTAT	910h	—	990h	—	A10h	—	A90h	—	B10h	—		
811h	BORCON	891h	OSCEN	911h	—	991h	—	A11h	—	A91h	—	B11h	—		
812h	—	892h	OSCTUNE	912h	—	992h	—	A12h	—	A92h	—	B12h	—		
813h	PCON0	893h	OSCFRQ	913h	—	993h	—	A13h	—	A93h	—	B13h	—		
814h	PCON1	894h	—	914h	—	994h	—	A14h	—	A94h	—	B14h	—		
815h	—	895h	—	915h	—	995h	—	A15h	—	A95h	—	B15h	—		
816h	—	896h	—	916h	—	996h	—	A16h	—	A96h	—	B16h	—		
817h	—	897h	—	917h	—	997h	—	A17h	—	A97h	—	B17h	—		
818h	—	898h	—	918h	—	998h	—	A18h	—	A98h	—	B18h	—		
819h	—	899h	—	919h	—	999h	—	A19h	—	A99h	—	B19h	—		
81Ah	NVMADRL	89Ah	—	91Ah	—	99Ah	—	A1Ah	—	A9Ah	—	B1Ah	—		
81Bh	NVMADRH	89Bh	—	91Bh	—	99Bh	—	A1Bh	—	A9Bh	—	B1Bh	—		
81Ch	NVMADTL	89Ch	—	91Ch	—	99Ch	—	A1Ch	—	A9Ch	—	B1Ch	—		
81Dh	NVMADTH	89Dh	—	91Dh	—	99Dh	—	A1Dh	—	A9Dh	—	B1Dh	—		
81Eh	NVMCON1	89Eh	—	91Eh	—	99Eh	—	A1Eh	—	A9Eh	—	B1Eh	—		
81Fh	NVMCON2	89Fh	—	91Fh	—	99Fh	—	A1Fh	—	A9Fh	—	B1Fh	—		
820h	Unimplemented Read as '0'	8A0h	Unimplemented Read as '0'	920h	Unimplemented Read as '0'	9A0h	Unimplemented Read as '0'	A20h	Unimplemented Read as '0'	AA0h	Unimplemented Read as '0'	B20h	Unimplemented Read as '0'		
86Fh	Common RAM (Accesses 70h-7Fh)	8EFh	Common RAM (Accesses 70h-7Fh)	96Fh	Common RAM (Accesses 70h-7Fh)	9EFh	Common RAM (Accesses 70h-7Fh)	A6Fh	Common RAM (Accesses 70h-7Fh)	A6Fh	Common RAM (Accesses 70h-7Fh)	B6Fh	Common RAM (Accesses 70h-7Fh)	B6Fh	Common RAM (Accesses 70h-7Fh)
870h		8F0h		970h		9F0h		A70h		A70h		B70h		B70h	
87Fh		8Fh		97Fh		9Fh		A7Fh		A7Fh		B7Fh		B7Fh	

Legend:  
 Unimplemented data memory locations, read as '0'

图 7-7. 存储器映射——Bank 24-31

BANK 24		BANK 25		BANK 26		BANK 27		BANK 28		BANK 29		BANK 30		BANK 31	
C00h	Core Registers	C80h	Core Registers	D00h	Core Registers	D80h	Core Registers	E00h	Core Registers	E80h	Core Registers	F00h	Core Registers	F80h	Core Registers
C08h	—	C88h	—	D08h	—	D88h	—	E08h	—	E88h	—	F08h	—	F88h	—
C0Ch	—	C8Ch	—	D0Ch	—	D8Ch	—	E0Ch	—	E8Ch	—	F0Ch	—	F8Ch	—
C0Dh	—	C8Dh	—	D0Dh	—	D8Dh	—	E0Dh	—	E8Dh	—	F0Dh	—	F8Dh	—
C0Eh	—	C8Eh	—	D0Eh	—	D8Eh	—	E0Eh	—	E8Eh	—	F0Eh	—	F8Eh	—
C0Fh	—	C8Fh	—	D0Fh	—	D8Fh	—	E0Fh	—	E8Fh	—	F0Fh	—	F8Fh	—
C10h	—	C90h	—	D10h	—	D90h	—	E10h	—	E90h	—	F10h	—	F90h	—
C11h	—	C91h	—	D11h	—	D91h	—	E11h	—	E91h	—	F11h	—	F91h	—
C12h	—	C92h	—	D12h	—	D92h	—	E12h	—	E92h	—	F12h	—	F92h	—
C13h	—	C93h	—	D13h	—	D93h	—	E13h	—	E93h	—	F13h	—	F93h	—
C14h	—	C94h	—	D14h	—	D94h	—	E14h	—	E94h	—	F14h	—	F94h	—
C15h	—	C95h	—	D15h	—	D95h	—	E15h	—	E95h	—	F15h	—	F95h	—
C16h	—	C96h	—	D16h	—	D96h	—	E16h	—	E96h	—	F16h	—	F96h	—
C17h	—	C97h	—	D17h	—	D97h	—	E17h	—	E97h	—	F17h	—	F97h	—
C18h	—	C98h	—	D18h	—	D98h	—	E18h	—	E98h	—	F18h	—	F98h	—
C19h	—	C99h	—	D19h	—	D99h	—	E19h	—	E99h	—	F19h	—	F99h	—
C1Ah	—	C9Ah	—	D1Ah	—	D9Ah	—	E1Ah	—	E9Ah	—	F1Ah	—	F9Ah	—
C1Bh	—	C9Bh	—	D1Bh	—	D9Bh	—	E1Bh	—	E9Bh	—	F1Bh	—	F9Bh	—
C1Ch	—	C9Ch	—	D1Ch	—	D9Ch	—	E1Ch	—	E9Ch	—	F1Ch	—	F9Ch	—
C1Dh	—	C9Dh	—	D1Dh	—	D9Dh	—	E1Dh	—	E9Dh	—	F1Dh	—	F9Dh	—
C1Eh	—	C9Eh	—	D1Eh	—	D9Eh	—	E1Eh	—	E9Eh	—	F1Eh	—	F9Eh	—
C1Fh	—	C9Fh	—	D1Fh	—	D9Fh	—	E1Fh	—	E9Fh	—	F1Fh	—	F9Fh	—
C20h	Unimplemented Read as '0'	CA0h	Unimplemented Read as '0'	DA0h	Unimplemented Read as '0'	DA0h	Unimplemented Read as '0'	E20h	Unimplemented Read as '0'	EA0h	Unimplemented Read as '0'	F20h	Unimplemented Read as '0'	FA0h	Unimplemented Read as '0'
C6Fh	Common RAM (Accesses 70h-7Fh)	CEFh	Common RAM (Accesses 70h-7Fh)	D6Fh	Common RAM (Accesses 70h-7Fh)	DEFh	Common RAM (Accesses 70h-7Fh)	E6Fh	Common RAM (Accesses 70h-7Fh)	EEFh	Common RAM (Accesses 70h-7Fh)	F6Fh	Common RAM (Accesses 70h-7Fh)	FEFh	Common RAM (Accesses 70h-7Fh)
C70h		CF0h		D70h		DF0h		E70h		E70h		F70h		F70h	
C7Fh		CFh		D7Fh		DFh		E7Fh		E7Fh		F7Fh		F7Fh	

Legend:  
 Unimplemented data memory locations, read as '0'

图 7-8. 存储器映射——Bank 32-39

BANK 32		BANK 33		BANK 34		BANK 35		BANK 36		BANK 37		BANK 38		BANK 39	
1000h	Core Registers	1080h	Core Registers	1100h	Core Registers	1180h	Core Registers	1200h	Core Registers	1280h	Core Registers	1300h	Core Registers	1380h	Core Registers
1008h	—	1088h	—	1108h	—	1188h	—	1208h	—	1288h	—	1308h	—	1388h	—
100Ch	—	108Ch	—	110Ch	—	118Ch	—	120Ch	—	128Ch	—	130Ch	—	138Ch	—
100Dh	—	108Dh	—	110Dh	—	118Dh	—	120Dh	—	128Dh	—	130Dh	—	138Dh	—
100Eh	—	108Eh	—	110Eh	—	118Eh	—	120Eh	—	128Eh	—	130Eh	—	138Eh	—
100Fh	—	108Fh	—	110Fh	—	118Fh	—	120Fh	—	128Fh	—	130Fh	—	138Fh	—
1010h	—	1090h	—	1110h	—	1190h	—	1210h	—	1290h	—	1310h	—	1390h	—
1011h	—	1091h	—	1111h	—	1191h	—	1211h	—	1291h	—	1311h	—	1391h	—
1012h	—	1092h	—	1112h	—	1192h	—	1212h	—	1292h	—	1312h	—	1392h	—
1013h	—	1093h	—	1113h	—	1193h	—	1213h	—	1293h	—	1313h	—	1393h	—
1014h	—	1094h	—	1114h	—	1194h	—	1214h	—	1294h	—	1314h	—	1394h	—
1015h	—	1095h	—	1115h	—	1195h	—	1215h	—	1295h	—	1315h	—	1395h	—
1016h	—	1096h	—	1116h	—	1196h	—	1216h	—	1296h	—	1316h	—	1396h	—
1017h	—	1097h	—	1117h	—	1197h	—	1217h	—	1297h	—	1317h	—	1397h	—
1018h	—	1098h	—	1118h	—	1198h	—	1218h	—	1298h	—	1318h	—	1398h	—
1019h	—	1099h	—	1119h	—	1199h	—	1219h	—	1299h	—	1319h	—	1399h	—
101Ah	—	109Ah	—	111Ah	—	119Ah	—	121Ah	—	129Ah	—	131Ah	—	139Ah	—
101Bh	—	109Bh	—	111Bh	—	119Bh	—	121Bh	—	129Bh	—	131Bh	—	139Bh	—
101Ch	—	109Ch	—	111Ch	—	119Ch	—	121Ch	—	129Ch	—	131Ch	—	139Ch	—
101Dh	—	109Dh	—	111Dh	—	119Dh	—	121Dh	—	129Dh	—	131Dh	—	139Dh	—
101Eh	—	109Eh	—	111Eh	—	119Eh	—	121Eh	—	129Eh	—	131Eh	—	139Eh	—
101Fh	—	109Fh	—	111Fh	—	119Fh	—	121Fh	—	129Fh	—	131Fh	—	139Fh	—
1020h	Unimplemented Read as '0'	10A0h	Unimplemented Read as '0'	1120h	Unimplemented Read as '0'	11A0h	Unimplemented Read as '0'	1220h	Unimplemented Read as '0'	12A0h	Unimplemented Read as '0'	1320h	Unimplemented Read as '0'	13A0h	Unimplemented Read as '0'
106Fh	Common RAM (Accesses 70h-7Fh)	10EFh	Common RAM (Accesses 70h-7Fh)	116Fh	Common RAM (Accesses 70h-7Fh)	11EFh	Common RAM (Accesses 70h-7Fh)	126Fh	Common RAM (Accesses 70h-7Fh)	12EFh	Common RAM (Accesses 70h-7Fh)	136Fh	Common RAM (Accesses 70h-7Fh)	13EFh	Common RAM (Accesses 70h-7Fh)
1070h	—	10F0h	—	1170h	—	11F0h	—	1270h	—	12F0h	—	1370h	—	13F0h	—
107Fh	—	10Fh	—	117Fh	—	11Fh	—	127Fh	—	12Fh	—	137Fh	—	13Fh	—

Legend:  
 Unimplemented data memory locations, read as '0'

图 7-9. 存储器映射——Bank 40-47

BANK 40		BANK 41		BANK 42		BANK 43		BANK 44		BANK 45		BANK 46		BANK 47	
1400h	Core Registers	1480h	Core Registers	1500h	Core Registers	1580h	Core Registers	1600h	Core Registers	1680h	Core Registers	1700h	Core Registers	1780h	Core Registers
1408h	—	1488h	—	1508h	—	1588h	—	1608h	—	1688h	—	1708h	—	1788h	—
140Ch	—	148Ch	—	150Ch	—	158Ch	—	160Ch	—	168Ch	—	170Ch	—	178Ch	—
140Dh	—	148Dh	—	150Dh	—	158Dh	—	160Dh	—	168Dh	—	170Dh	—	178Dh	—
140Eh	—	148Eh	—	150Eh	—	158Eh	—	160Eh	—	168Eh	—	170Eh	—	178Eh	—
140Fh	—	148Fh	—	150Fh	—	158Fh	—	160Fh	—	168Fh	—	170Fh	—	178Fh	—
1410h	—	1490h	—	1510h	—	1590h	—	1610h	—	1690h	—	1710h	—	1790h	—
1411h	—	1491h	—	1511h	—	1591h	—	1611h	—	1691h	—	1711h	—	1791h	—
1412h	—	1492h	—	1512h	—	1592h	—	1612h	—	1692h	—	1712h	—	1792h	—
1413h	—	1493h	—	1513h	—	1593h	—	1613h	—	1693h	—	1713h	—	1793h	—
1414h	—	1494h	—	1514h	—	1594h	—	1614h	—	1694h	—	1714h	—	1794h	—
1415h	—	1495h	—	1515h	—	1595h	—	1615h	—	1695h	—	1715h	—	1795h	—
1416h	—	1496h	—	1516h	—	1596h	—	1616h	—	1696h	—	1716h	—	1796h	—
1417h	—	1497h	—	1517h	—	1597h	—	1617h	—	1697h	—	1717h	—	1797h	—
1418h	—	1498h	—	1518h	—	1598h	—	1618h	—	1698h	—	1718h	—	1798h	—
1419h	—	1499h	—	1519h	—	1599h	—	1619h	—	1699h	—	1719h	—	1799h	—
141Ah	—	149Ah	—	151Ah	—	159Ah	—	161Ah	—	169Ah	—	171Ah	—	179Ah	—
141Bh	—	149Bh	—	151Bh	—	159Bh	—	161Bh	—	169Bh	—	171Bh	—	179Bh	—
141Ch	—	149Ch	—	151Ch	—	159Ch	—	161Ch	—	169Ch	—	171Ch	—	179Ch	—
141Dh	—	149Dh	—	151Dh	—	159Dh	—	161Dh	—	169Dh	—	171Dh	—	179Dh	—
141Eh	—	149Eh	—	151Eh	—	159Eh	—	161Eh	—	169Eh	—	171Eh	—	179Eh	—
141Fh	—	149Fh	—	151Fh	—	159Fh	—	161Fh	—	169Fh	—	171Fh	—	179Fh	—
1420h	Unimplemented Read as '0'	14A0h	Unimplemented Read as '0'	1520h	Unimplemented Read as '0'	15A0h	Unimplemented Read as '0'	1620h	Unimplemented Read as '0'	16A0h	Unimplemented Read as '0'	1720h	Unimplemented Read as '0'	17A0h	Unimplemented Read as '0'
146Fh	Common RAM (Accesses 70h-7Fh)	14EFh	Common RAM (Accesses 70h-7Fh)	156Fh	Common RAM (Accesses 70h-7Fh)	15EFh	Common RAM (Accesses 70h-7Fh)	166Fh	Common RAM (Accesses 70h-7Fh)	16EFh	Common RAM (Accesses 70h-7Fh)	176Fh	Common RAM (Accesses 70h-7Fh)	17EFh	Common RAM (Accesses 70h-7Fh)
1470h	—	14F0h	—	1570h	—	15F0h	—	1670h	—	16F0h	—	1770h	—	17F0h	—
147Fh	—	14Fh	—	157Fh	—	15Fh	—	167Fh	—	16Fh	—	177Fh	—	17Fh	—

Legend:  
 Unimplemented data memory locations, read as '0'

图 7-10. 存储器映射——Bank 48-55

BANK 48		BANK 49		BANK 50		BANK 51		BANK 52		BANK 53		BANK 54		BANK 55	
1800h	Core Registers	1880h	Core Registers	1900h	Core Registers	1980h	Core Registers	1A00h	Core Registers	1A80h	Core Registers	1B00h	Core Registers	1B80h	Core Registers
1808h	—	1888h	—	1908h	—	1988h	—	1A08h	—	1A88h	—	1B08h	—	1B88h	—
180Ch	—	188Ch	—	190Ch	—	198Ch	—	1A0Ch	—	1A8Ch	—	1B0Ch	—	1B8Ch	—
180Dh	—	188Dh	—	190Dh	—	198Dh	—	1A0Dh	—	1A8Dh	—	1B0Dh	—	1B8Dh	—
180Eh	—	188Eh	—	190Eh	—	198Eh	—	1A0Eh	—	1A8Eh	—	1B0Eh	—	1B8Eh	—
180Fh	—	188Fh	—	190Fh	—	198Fh	—	1A0Fh	—	1A8Fh	—	1B0Fh	—	1B8Fh	—
1810h	—	1890h	—	1910h	—	1990h	—	1A10h	—	1A90h	—	1B10h	—	1B90h	—
1811h	—	1891h	—	1911h	—	1991h	—	1A11h	—	1A91h	—	1B11h	—	1B91h	—
1812h	—	1892h	—	1912h	—	1992h	—	1A12h	—	1A92h	—	1B12h	—	1B92h	—
1813h	—	1893h	—	1913h	—	1993h	—	1A13h	—	1A93h	—	1B13h	—	1B93h	—
1814h	—	1894h	—	1914h	—	1994h	—	1A14h	—	1A94h	—	1B14h	—	1B94h	—
1815h	—	1895h	—	1915h	—	1995h	—	1A15h	—	1A95h	—	1B15h	—	1B95h	—
1816h	—	1896h	—	1916h	—	1996h	—	1A16h	—	1A96h	—	1B16h	—	1B96h	—
1817h	—	1897h	—	1917h	—	1997h	—	1A17h	—	1A97h	—	1B17h	—	1B97h	—
1818h	—	1898h	—	1918h	—	1998h	—	1A18h	—	1A98h	—	1B18h	—	1B98h	—
1819h	—	1899h	—	1919h	—	1999h	—	1A19h	—	1A99h	—	1B19h	—	1B99h	—
181Ah	—	189Ah	—	191Ah	—	199Ah	—	1A1Ah	—	1A9Ah	—	1B1Ah	—	1B9Ah	—
181Bh	—	189Bh	—	191Bh	—	199Bh	—	1A1Bh	—	1A9Bh	—	1B1Bh	—	1B9Bh	—
181Ch	—	189Ch	—	191Ch	—	199Ch	—	1A1Ch	—	1A9Ch	—	1B1Ch	—	1B9Ch	—
181Dh	—	189Dh	—	191Dh	—	199Dh	—	1A1Dh	—	1A9Dh	—	1B1Dh	—	1B9Dh	—
181Eh	—	189Eh	—	191Eh	—	199Eh	—	1A1Eh	—	1A9Eh	—	1B1Eh	—	1B9Eh	—
181Fh	—	189Fh	—	191Fh	—	199Fh	—	1A1Fh	—	1A9Fh	—	1B1Fh	—	1B9Fh	—
1820h	Unimplemented Read as '0'	18A0h	Unimplemented Read as '0'	1920h	Unimplemented Read as '0'	19A0h	Unimplemented Read as '0'	1A20h	Unimplemented Read as '0'	1AA0h	Unimplemented Read as '0'	1B20h	Unimplemented Read as '0'	1BA0h	Unimplemented Read as '0'
186Fh	—	18EFh	—	196Fh	—	19EFh	—	1A6Fh	—	1AEFh	—	1B6Fh	—	1BEFh	—
1870h	Common RAM (Accesses 70h-7Fh)	18F0h	Common RAM (Accesses 70h-7Fh)	1970h	Common RAM (Accesses 70h-7Fh)	19F0h	Common RAM (Accesses 70h-7Fh)	1A70h	Common RAM (Accesses 70h-7Fh)	1AF0h	Common RAM (Accesses 70h-7Fh)	1B70h	Common RAM (Accesses 70h-7Fh)	1BF0h	Common RAM (Accesses 70h-7Fh)
187Fh	—	18Fh	—	197Fh	—	19Fh	—	1A7Fh	—	1AFh	—	1B7Fh	—	1BFh	—

Legend:  
 Unimplemented data memory locations, read as '0'

图 7-11. 存储器映射——Bank 56-63

BANK 56		BANK 57		BANK 58		BANK 59		BANK 60		BANK 61		BANK 62		BANK 63		
1C00h	Core Registers	1C80h	Core Registers	1D00h	Core Registers	1D80h	Core Registers	1E00h	Core Registers	1E80h	Core Registers	1F00h	Core Registers	1F80h	Core Registers	
1C08h	—	1C88h	—	1D08h	—	1D88h	—	1E08h	—	1E88h	—	1F08h	—	1F88h	—	
1C0Ch	—	1C8Ch	—	1D0Ch	—	1D8Ch	—	1E0Ch	—	1E8Ch	—	1F0Ch	—	1F8Ch	—	
1C6Fh	—	1CEFh	—	1D6Fh	—	1DEFh	—	1E6Fh	—	1EEFh	—	1F6Fh	—	1FEFh	—	
1C70h	Common RAM (Accesses 70h-7Fh)	1CF0h	Common RAM (Accesses 70h-7Fh)	1D70h	Common RAM (Accesses 70h-7Fh)	1DF0h	Common RAM (Accesses 70h-7Fh)	1E70h	Common RAM (Accesses 70h-7Fh)	1EF0h	Common RAM (Accesses 70h-7Fh)	1F70h	Common RAM (Accesses 70h-7Fh)	1FF0h	Common RAM (Accesses 70h-7Fh)	
1C7Fh	—	1CFh	—	1D7Fh	—	1DFh	—	1E7Fh	—	1EFh	—	1F7Fh	—	1FFh	—	
	Unimplemented Read as '0'		See Table 2 for register mapping details		See Table 3 for register mapping details		Unimplemented Read as '0'									
	—		—		—		—		—		—		—		1FE3h	STATUS_SHAD
	—		—		—		—		—		—		—		1FE4h	WREG_SHAD
	—		—		—		—		—		—		—		1FE5h	BSR_SHAD
	—		—		—		—		—		—		—		1FE6h	PCLATH_SHAD
	—		—		—		—		—		—		—		1FE7h	FSROL_SHAD
	—		—		—		—		—		—		—		1FE8h	FSROH_SHAD
	—		—		—		—		—		—		—		1FE9h	FSR1L_SHAD
	—		—		—		—		—		—		—		1FEAh	FSR1H_SHAD
	—		—		—		—		—		—		—		1FEBh	—
	—		—		—		—		—		—		—		1FECb	—
	—		—		—		—		—		—		—		1FEDh	STKPTR
	—		—		—		—		—		—		—		1FEDh	TOSL
	—		—		—		—		—		—		—		1FEFh	TOSH
	—		—		—		—		—		—		—		1FF0h	Common RAM (Accesses 70h-7Fh)

Legend:  
 Unimplemented data memory locations, read as '0'

图 7-12. 存储器映射——Bank 61

BANK 61	
1E80h	Core Registers
1E8Bh	
1E8Ch	—
1E8Dh	—
1E8Eh	—
1E8Fh	PPSLOCK
1E90h	INTPPS
1E91h	TOCKIPPS
1E92h	T1CKIPPS
1E93h	T1GPPS
1E94h	—
1E9Bh	
1E9Ch	T2INPPS
1E9Dh	—
1E9Eh	—
1E9Fh	—
1EA0h	—
1EA1h	CCP1PPS
1EA2h	CCP2PPS
1EA3h	
1EC2h	—
1EC3h	ADACTPPS
1EC4h	—
1EC5h	SSP1CLKPPS
1EC6h	SSP1DATPPS
1EC7h	SSP1SSPPS
1EC8h	—
1EC9h	—
1ECAh	—
1ECBh	RX1PPS
1ECCh	TX1PPS
1ECDh	
-	—
1EEFh	
1EF0h	Common RAM (Accesses 70h-7Fh)
1EFFh	

Legend:

■ Unimplemented data memory locations, read as '0'

图 7-13. 存储器映射——Bank 62

BANK 62			
1F00h	Core Registers		
1F0Bh			
1F0Ch	Reserved	1F38h	ANSELA
-		1F39h	WPUA
1F0Fh		1F3Ah	ODCONA
1F10h	RA0PPS	1F3Bh	SLRCONA
1F11h	RA1PPS	1F3Ch	INLVLA
1F12h	RA2PPS	1F3Dh	IOCAP
1F13h	—	1F3Eh	IOCAN
1F14h	RA4PPS	1F3Fh	IOCAF
1F15h	RA5PPS	1F40h	Reserved
1F16h	Reserved	-	
-		1F4Ah	ANSELC
		1F4Eh	WPUC
		1F4Fh	ODCONC
1F1Fh		1F50h	SLRCONC
1F20h	RC0PPS	1F51h	INLVLC
1F21h	RC1PPS	1F52h	IOCCP
1F22h	RC2PPS	1F53h	IOCCN
1F23h	RC3PPS	1F54h	IOCCF
1F24h	RC4PPS	1F55h	Reserved
1F25h	RC5PPS	1F56h	
1F26h	Reserved	-	
-		1F6Fh	Common RAM
		1F70h	(Accesses 70h-
		-	7Fh)
1F37h		1F7Fh	

Legend:

 Unimplemented data memory locations, read as '0'

### 7.3. STATUS 寄存器

STATUS 寄存器包含：

- ALU 的算术运算状态
- 复位状态

与任何其他寄存器一样，STATUS 寄存器可作为任何指令的目标寄存器。如果 STATUS 寄存器是影响 Z、DC 或 C 位的指令的目标寄存器，那么将禁止对这 3 位进行写操作。这些位根据器件逻辑被置 1 或清零。此外， $\overline{TO}$  和  $\overline{PD}$  位均不可写。因此，当执行一条将 STATUS 寄存器作为其目标寄存器的指令时，运行结果可能会与预想的不同。

例如，CLRF STATUS 会清零 bit [4:3]和[1:0]，并将 Z 位置 1。这将使 STATUS 寄存器中的值保留为 000u u1uu（其中 u = 不变）。

因此，建议仅使用 BCF、BSF、SWAPF 和 MOVWF 指令来改变 STATUS 寄存器的值，因为这些指令不会影响任何状态位。如需了解其他不影响任何状态位的指令，请参见“指令集汇总”一章。


**重要：**在减法运算中，C 位和 DC 位分别作为借位和半借位位。

## 7.4. PCL 和 PCLATH

程序计数器（Program Counter）（PC[14:8]）来自 PCLATH，不形。

Filename:	10-000042A.vsd
Title:	LOADING OF PC IN DIFFERENT SITUATIONS
Last Edit:	7/30/2013
First Used:	PIC16F1508/9
Note:	

图 7-14. 不同情形下 PC 的装载



### 7.4.1. 修改 PCL

在执行以 PCL 寄存器作为目标寄存器的任何指令的同时，也会使程序计数器的 PC[14:8]位（PCH）被 PCLATH 寄存器的内容所代替。因此可通过将所需的高 7 位写入 PCLATH 寄存器来改变整个程序计数器的内容。当将低 8 位写入 PCL 寄存器时，程序计数器的所有 15 位将变为 PCLATH 寄存器中的值和写入 PCL 寄存器的值。

### 7.4.2. 计算 GOTO

计算 GOTO 是通过向程序计数器加一个偏移量（ADDWF PCL）来实现的。当使用计算 GOTO 方法执行表读操作时，必须注意表地址是否会导致 PCL 的值超出存储边界（每个存储区为 256 个字节）。

### 7.4.3. 计算函数调用

利用计算函数 CALL，程序可维护函数表并提供另一种方法来执行状态机或查找表。当使用计算函数 CALL 执行表读操作时，必须注意表地址是否会导致 PCL 的值超出存储边界（每个存储区为 256 个字节）。

如果使用 CALL 指令，PCH[2:0]和 PCL 寄存器中将装入 CALL 指令的操作数。PCH[6:3]中将装入 PCLATH[6:3]。

CALLW 指令通过将 PCLATH 和 W 组合成目标地址来实现计算调用。计算 CALLW 通过将所需地址装入 W 寄存器并执行 CALLW 指令来实现。PCL 寄存器中装入 W 寄存器的值，PCH 中装入 PCLATH 的值。

### 7.4.4. 转移

转移指令会将一个偏移量与 PC 相加。这样就能实现可重定位代码和跨越页边界的代码。有两种转移形式：BRW 和 BRA。在两种形式中，PC 都会发生递增，以便取下一条指令。使用任一转移指令时，都可以跨越 PCL 存储器边界。

如果使用 BRW，则向 W 寄存器中装入所需的无符号地址，然后执行 BRW。整个 PC 中将装入地址  $PC + 1 + W$ 。

如果使用 BRA，则整个 PC 中将装入  $PC + 1 +$  (BRA 指令操作数的有符号值)。

## 7.5. 堆栈

所有器件都具有 16 级 x15 位宽的硬件堆栈。堆栈既不占用程序存储空间，也不占用数据存储空间。当执行 CALL 或 CALLW 指令或者中断导致程序转移时，PC 值将被压入堆栈。而在执行 RETURN、RETLW 或 RETFIE 指令时，将从堆栈中弹出 PC 值。PCLATH 不受压栈或出栈操作的影响。

如果 STVREN 配置位被设定为 0，堆栈将作为循环缓冲区工作。这意味着在压栈 16 次后，第 17 次压入堆栈的值将会覆盖第一次压栈时所保存的值，而第 18 次压入堆栈的值将覆盖第二次压栈时所保存的值，依此类推。无论是否使能复位，STKOVF 和 STKUNF 标志位都将在上溢/下溢时置 1。

如果 STVREN 位被设定为 1，则在压栈操作超过堆栈第 16 级或出栈操作超过堆栈第 1 级时，器件会发生复位，并将相应位（分别为 STKOVF 或 STKUNF）置 1。



**重要：**不存在被称为 PUSH 或 POP 的指令/助记符。堆栈的压入或弹出是源于执行了 CALL、CALLW、RETURN、RETLW 和 RETFIE 指令，或源于跳转到中断向量地址。

### 7.5.1. 访问堆栈

可通过 TOSH、TOSL 和 STKPTR 寄存器来访问堆栈。STKPTR 是堆栈指针的当前值。TOSH:TOSL 寄存器对指向栈顶。这两个寄存器可读/写。由于 PC 的大小为 15 位，所以 TOS 划分为 TOSH 和 TOSL 两部分。要访问堆栈，可调整用来定位 TOSH:TOSL 的 STKPTR 值，然后对 TOSH:TOSL 执行读/写操作。此外，STKPTR 还允许检测上溢和下溢条件。



**重要：**在允许中断的情况下，修改 STKPTR 时必须谨慎。

在正常程序运行期间，CALL、CALLW 和中断会使 STKPTR 值递增 1，而 RETLW、RETURN 和 RETFIE 会使 STKPTR 值递减 1。可监视 STKPTR 以获取堆栈存储器在任意给定时间保留的值。STKPTR 总是指向堆栈中当前使用的单元。因此，CALL 或 CALLW 指令会先使 STKPTR 值递增 1，然后写入 PC；而返回操作会先从堆栈中删除 PC 值，然后使 STKPTR 值递减 1。

关于访问堆栈的示例，请参见以下各图。

图 7-15. 访问堆栈示例 1

Rev. 10-000043A  
7/30/2013




图 7-16. 访问堆栈示例 2

Rev. 10-000043B  
7/30/2013





图 7-17. 访问堆栈示例 3


Rev. 10-000043C  
7/30/2013



Filename: 10-000043D.vsd  
 Title: ACCESSING THE STACK EXAMPLE 4  
 Last Edit: 7/30/2013  
 First Used: PIC16F1508/9  
 Note:

图 7-18. 访问堆栈示例 4

Rev. 10-000043D  
7/30/2013



## 7.5.2. 上溢/下溢复位

如果 STVREN 位被设定为 1，则在压栈操作超过堆栈第 16 级或出栈操作超过堆栈第 1 级时，器件会发生复位，并将相应位（分别为 STKOVF 或 STKUNF）置 1。

## 7.6. 间接寻址


INDFn 寄存器不是物理寄存器。访问 INDFn 寄存器的所有指令实际上访问的是由文件选择寄存器（FSR）指定的地址处的寄存器。如果 FSRn 地址指定了 2 个 INDFn 寄存器中的任何一个，执行读操作将返回 0，而写操作无法实现（但状态位会受影响）。FSRn 寄存器值由 FSRnH 和 FSRnL 对构成。

FSR 寄存器构成一个 16 位地址，支持 65536 个存储单元的寻址空间。这些存储单元分为 3 个存储器区域：

- 传统/分区数据存储器
- 线性数据存储器
- 闪存程序存储器

Filename: Indirect Addressing.vsd  
Title:  
Last Edit: 9/26/2019  
First Used:  
Notes:

图 7-19. 间接寻址




### 7.6.1. 传统/分区数据存储器

传统或分区数据存储器指的是从 FSR 地址 0x0000 到 0x1FFF 的区域。此地址对应所有 SFR、GPR 和公共寄存器的绝对地址。

Filename: 10-000056B.vsd  
 Title: TRADITIONAL DATA MEMORY MAP  
 Last Edit: 12/14/2016  
 First Used: PIC16F153xx  
 Note:

图 7-20. 传统方式数据存储器映射

Rev: 10-000056B  
 12/14/2016



### 7.6.2. 线性数据存储器


线性数据存储器指的是从 FSR 中 80 字节的 GPR 存储块。有

Filename: 10-000057B.vsd  
 Title: LINEAR DATA MEMORY MAP  
 Last Edit: 8/24/2016  
 First Used: PIC16F153xx  
 Note:

指向所有存储区

图 7-21. 线性数据存储器映射

Rev: 10-000057B  
 8/24/2016



**重要：**地址范围 0x2000 至 0x2FEF 表示这些器件中完整的可寻址线性数据存储器（最多到 Bank 50）。系列中不同器件能够实现的线性数据存储器各不相同。

未实现的存储区读为 0x00。通过使用线性数据存储器区域，可以支持大于 80 字节的缓冲区，因为在 FSR 递增至超过一个存储区时，将会直接转至下一个存储区的 GPR 存储器。


线性数据存储器区域不包含 16 字节的公共存储器。

### 7.6.3. 闪存程序存储器

为了方便地访问常量数据，置 1 时，低 15 位就是可通过 INDF 访问。对闪存程序存储器程序存储器的所有指令，都需

Filename:	10-000058A.vsd
Title:	PROGRAM FLASH MEMORY MAP
Last Edit:	7/31/2013
First Used:	PIC16F1508/9
Note:	

图 7-22. 闪存程序存储器映射



### 7.7. 寄存器定义：存储器构成

### 7.7.1. INDF0

名称: INDF0  
偏移量: 0x0000

间接数据寄存器。该寄存器是虚拟寄存器。由 FSR0 寄存器寻址的 GPR/SFR 寄存器是所有操作（包括 INDF0 寄存器）的目标寄存器。

位	7	6	5	4	3	2	1	0
	INDF0[7:0]							
访问	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
复位	0	0	0	0	0	0	0	0

#### Bit 7:0 - INDF0[7:0]

FSR0 寄存器指向的间接数据

## 7.7.2. INDF1

名称: INDF1  
偏移量: 0x0001

间接数据寄存器。该寄存器是虚拟寄存器。由 FSR1 寄存器寻址的 GPR/SFR 寄存器是所有操作（包括 INDF1 寄存器）的目标寄存器。

位	7	6	5	4	3	2	1	0
	INDF1[7:0]							
访问	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
复位	0	0	0	0	0	0	0	0

### Bit 7:0 - INDF1[7:0]

FSR1 寄存器指向的间接数据

### 7.7.3. PCL

名称: PCL  
偏移量: 0x0002

程序计数器的低字节

位	7	6	5	4	3	2	1	0
	PCL[7:0]							
访问	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
复位	0	0	0	0	0	0	0	0

#### Bit 7:0 - PCL[7:0]

提供对程序计数器的直接读写访问

## 7.7.4. STATUS

名称: STATUS  
偏移量: 0x0003

状态寄存器

位	7	6	5	4	3	2	1	0
				$\overline{TO}$	$\overline{PD}$	Z	DC	C
访问				R	R	R/W	R/W	R/W
复位				1	1	0	0	0

### Bit 4 - $\overline{TO}$ 超时

复位状态: POR/BOR = 1  
所有其他复位 = q

值	说明
1	上电时置 1, 或者通过执行 CLRWDT 或 SLEEP 指令置 1
0	发生了 WDT 超时

### Bit 3 - $\overline{PD}$ 掉电

复位状态: POR/BOR = 1  
所有其他复位 = q

值	说明
1	上电时置 1, 或者通过执行 CLRWDT 指令置 1
0	通过执行 SLEEP 指令清零

### Bit 2 - Z 零

复位状态: POR/BOR = 0  
所有其他复位 = u

值	说明
1	算术运算或逻辑运算结果为零
0	算术运算或逻辑运算结果不为零

### Bit 1 - DC 半进位/借位<sup>(1)</sup>

ADDWF、ADDLW、SUBLW 和 SUBWF 指令

复位状态: POR/BOR = 0  
所有其他复位 = u

值	说明
1	结果的第 4 个低位发生了进位
0	结果的第 4 个低位未发生进位

### Bit 0 - C 进位/借位<sup>(1)</sup>

ADDWF、ADDLW、SUBLW 和 SUBWF 指令

复位状态: POR/BOR = 0  
所有其他复位 = u

值	说明
1	结果的最高有效位发生了进位
0	结果的最高有效位未发生进位

**注:**

1. 对于借位，极性是相反的。减法是通过加上第二个操作数的二进制补码来执行的。对于移位指令（RRCF 和 RLCF），此位中将装入源寄存器的高位或低位。

### 7.7.5. FSR0

名称: FSR0  
偏移量: 0x0004

间接地址寄存器

FSR0 值是 INDF0 寄存器指向的数据的地址。

位	15	14	13	12	11	10	9	8
	FSR0[15:8]							
访问	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
复位	0	0	0	0	0	0	0	0
位	7	6	5	4	3	2	1	0
	FSR0[7:0]							
访问	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
复位	0	0	0	0	0	0	0	0

#### Bit 15:0 – FSR0[15:0] INDF0 数据的地址

**注:** 该多字节寄存器中的各个字节可使用以下寄存器名称进行访问:

1. FSR0H: 访问高字节 FSR0[15:8]。
2. FSR0L: 访问低字节 FSR0[7:0]。

### 7.7.6. FSR1

名称: FSR1  
偏移量: 0x0006

间接地址寄存器

FSR1 是 INDF1 寄存器指向的数据的地址。

位	15	14	13	12	11	10	9	8
	FSR1[15:8]							
访问	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
复位	0	0	0	0	0	0	0	0
位	7	6	5	4	3	2	1	0
	FSR1[7:0]							
访问	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
复位	0	0	0	0	0	0	0	0

#### Bit 15:0 - FSR1[15:0]

INDF1 数据的地址

**注:** 该多字节寄存器中的各个字节可使用以下寄存器名称进行访问:


1. FSR1H: 访问高字节 FSR1[15:8]。
2. FSR1L: 访问低字节 FSR1[7:0]。

### 7.7.7. BSR

名称: BSR  
偏移量: 0x0008

存储区选择寄存器

BSR 通过将存储区号写入寄存器来指示数据存储区。所有数据存储区既可通过指令直接访问，也可通过FSR间接访问。



#### Bit 5:0 - BSR[5:0]

数据存储地址的高六位

### 7.7.8. WREG

名称: WREG  
偏移量: 0x0009

工作数据寄存器

位	7	6	5	4	3	2	1	0
	WREG[7:0]							
访问	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
复位	0	0	0	0	0	0	0	0


#### Bit 7:0 - WREG[7:0]

### 7.7.9. PCLATH

名称: PCLATH  
偏移量: 0x000A

程序计数器锁存器

程序计数器高 7 位的写缓冲区



**Bit 6:0 - PCLATH[6:0]** PC 锁存器高字节寄存器  
程序计数器位[6:0]的保持寄存器

## 7.8. 寄存器汇总——存储器构成

偏移量	名称	位位置	7	6	5	4	3	2	1	0	
0x00	INDF0	7:0	INDF0[7:0]								
0x01	INDF1	7:0	INDF1[7:0]								
0x02	PCL	7:0	PCL[7:0]								
0x03	STATUS	7:0				TO	PD	Z	DC	C	
0x04	FSR0	7:0	FSR0[7:0]								
		15:8	FSR0[15:8]								
0x06	FSR1	7:0	FSR1[7:0]								
		15:8	FSR1[15:8]								
0x08	BSR	7:0	BSR[5:0]								
0x09	WREG	7:0	WREG[7:0]								
0x0A	PCLATH	7:0	PCLATH[6:0]								

## 8. 复位

有多种方式可以复位此器件：

- 上电复位 (POR)
- 欠压复位 (BOR)
- $\overline{\text{MCLR}}$  复位
- WDT 复位
- RESET 指令
- 堆栈上溢
- 堆栈下溢
- 退出编程模式

要使  $V_{DD}$  稳定，可以使能可选的上电延时定时器，以在 BOR 或 POR 事件后延长复位时间。

### 8.1. 上电复位 (POR)

POR 电路将器件保持在复位状态，直到  $V_{DD}$  达到足以使器件正常工作的最低电平。 $V_{DD}$  上升缓慢、高速运行或要求一定模拟性能时，所需电压可能高于最低  $V_{DD}$ 。在满足所有器件工作条件之前，可以使用 PWRT、BOR 或 MCLR 功能延长启动周期。

#### 8.1.1. 退出编程模式

在退出编程模式时，器件的行为与刚刚发生 POR 时的情况相同。

### 8.2. 欠压复位 (BOR)

当  $V_{DD}$  达到可选的最低电平时，BOR 电路将器件保持在复位状态。在 POR 和 BOR 之间，可在整个电压范围内对器件的执行进行保护。

欠压复位模块有 4 种工作模式，由 BOREN 位控制。这 4 种工作模式是：

- BOR 始终使能
- BOR 在休眠时禁止
- BOR 由软件控制
- BOR 始终禁止

更多信息，请参见表 8-1。

通过对 BORV 位进行配置，可以选择欠压复位电压。

$V_{DD}$  噪声抑制滤波器可以防止在发生小事件时触发 BOR。如果  $V_{DD}$  下降到  $V_{BOR}$  以下且持续时间大于参数  $T_{BORDC}$ ，则器件将复位，BOR 位将清零以表示发生欠压复位条件。请参见图 8-1。

#### 8.2.1. BOR 始终使能

BOREN 位设置为 11 时，BOR 始终使能。器件启动延时直到 BOR 就绪并且  $V_{DD}$  高于 BOR 阈值。

BOR 保护功能在休眠期间有效。BOR 不会使从休眠唤醒延时。

#### 8.2.2. BOR 在休眠时禁止

BOREN 位设置为 10 时，除了在休眠时之外，BOR 始终使能。BOR 保护在休眠期间无效，但器件唤醒会被延迟，直到 BOR 可确定  $V_{DD}$  高于 BOR 阈值。器件唤醒延时直到 BOR 就绪。

### 8.2.3. BOR 由软件控制

当配置字的 BOREN 位编程为 01 时，BOR 将通过 SBOREN 位进行控制。器件启动不会被 BOR 就绪条件或  $V_{DD}$  电平延时。

BOR 保护会在 BOR 电路就绪时立即开始。BOR 电路的状态在 BORRDY 位中反映。

BOR 保护功能不受休眠影响。


表 8-1. BOR 工作模式

BOREN	SBOREN	器件模式	BOR 模式	在以下情况下执行的指令：	
				POR 释放	从休眠模式唤醒
11 <sup>(1)</sup>	X	X	活动	等待 BOR 释放 (BORRDY = 1)	立即开始
10	X	唤醒	活动	等待 BOR 释放 (BORRDY = 1)	N/A
		休眠	冬眠	N/A	等待 BOR 释放 (BORRDY = 1)
01	1	X	活动	等待 BOR 释放 (BORRDY = 1)	立即开始
	0	X	冬眠		
00	X	X	禁止	立即开始	

注：

- 在“POR 释放”和“从休眠模式唤醒”的特定情况下，启动时没有任何延时。在 CPU 准备好执行指令之前，BOR 就绪标志会置 1 (BORRDY = 1)，这是因为 BOR 电路通过 BOREN 位被强制使能。

图 8-1. 欠压情形



注：当 PWRTS 位使能 ( $\overline{\text{PWRTS}} = 00$ ) 时， $T_{PWRT}$  延迟。

### 8.2.4. BOR 始终禁止

BOREN 位设置为 00 时，BOR 始终禁止。在该配置中，将 SBOREN 位置 1 对 BOR 操作没有影响。

## 8.3. MCLR 复位

MCLR 是可复位器件的可选外部输入。 $\overline{\text{MCLR}}$  功能由 MCLRE 位和 LVP 位控制（见表 8-2）。如果发生 MCLR，RMCLR 位将设置为 0。

表 8-2.  $\overline{\text{MCLR}}$  配置

MCLRE	LVP	MCLR
x	1	使能
1	0	使能
0	0	禁止

### 8.3.1. $\overline{\text{MCLR}}$ 使能

当使能  $\overline{\text{MCLR}}$  并且引脚保持低电平时，器件会保持在复位状态。 $\overline{\text{MCLR}}$  引脚通过内部弱上拉连接到  $V_{DD}$ 。器件在  $\overline{\text{MCLR}}$  复位路径上有一个噪声滤波器。该滤波器能检测并滤除小脉冲。



**重要：** 内部复位事件（RESET 指令、BOR、WDT、POR、STKOVF、STKUNF）不会将  $\overline{\text{MCLR}}$  引脚驱动为低电平。

### 8.3.2. $\overline{\text{MCLR}}$ 禁止

当  $\overline{\text{MCLR}}$  被禁止时， $\overline{\text{MCLR}}$  仅用作输入，内部弱上拉等引脚功能由软件控制。

## 8.4. 看门狗定时器（WDT）复位

如果固件在超时周期内未发出 CLRWDT 指令，看门狗定时器将产生复位。TO、PD 和  $\overline{\text{RWDI}}$  位会发生改变，指示定时器溢出导致 WDT 复位。

## 8.5. RESET 指令

RESET 指令将导致器件复位。 $\overline{\text{RI}}$  位将设置为 0。关于发生 RESET 指令之后的默认条件，请参见表 8-4。

## 8.6. 堆栈上溢/下溢复位

器件可以在堆栈上溢或下溢时复位。STKOVF 或 STKUNF 位指示复位条件。通过将 STVREN 位置 1 可以使能这些复位。

## 8.7. 上电延时定时器（PWRT）

上电延时定时器在 POR 或 BOR 时提供最高 64 ms 的延时。只要 PWRT 处于活动状态，器件就保持在复位状态。PWRT 延时为  $V_{DD}$  上升到所需的电平提供额外的时间。

上电延时定时器由 PWRTS 位控制。上电延时定时器在 POR 和 BOR 释放后启动。


## 8.8. 启动序列

在 POR 或 BOR 释放时，只有先发生以下事件，器件才会开始执行代码：

1. 上电延时定时器运行结束（如果使能）。
2.  $\overline{\text{MCLR}}$  必须被释放（如果使能）。

上电延时定时器独立于  $\overline{\text{MCLR}}$  复位运行。如果  $\overline{\text{MCLR}}$  保持足够长时间的低电平，上电延时定时器将超时。将  $\overline{\text{MCLR}}$  电平拉高后，器件将在 10 个  $F_{OSC}$  周期后开始执行代码（见图 8-2）。这对于测试或同步多个并行工作的器件来说非常有用。

图 8-2. 复位启动时序



注: **Note 1:** Code execution begins 10 FOSC cycles after the FOSC clock is released.

1. 将在 FOSC 时钟释放 10 个 FOSC 周期后开始执行代码。

## 8.9. 存储器执行违例

执行从有效执行区域之外取出的指令时会触发存储器执行违例复位。无效执行区域包括:

1. 所实现程序存储器以外的地址。有关可用闪存大小的详细信息, 请参见“存储器构成”一章。
2. 程序存储器内的存储区闪存 (SAF) (如果已使能)。

产生存储器执行违例时, 器件复位且 **MEMV** 位清零以指示复位原因。在发生存储器执行违例复位后, 必须在用户代码中将 **MEMV** 位置 1 以继续检测违例复位。

## 8.10. 确定复位原因

在发生任何复位时, **STATUS**、**PCON0** 和 **PCON1** 寄存器中会有多个位发生更新, 以指示复位的原因。下表列出了这些寄存器的复位条件。

表 8-3. 复位状态位及其含义

STKOVF	STKUNF	RWDT	RMCLR	RI	POR	BOR	TO	PD	MEMV	条件
0	0	1	1	1	0	x	1	1	1	上电复位
0	0	1	1	1	0	x	0	x	u	非法, $\overline{TO}$ 在 POR 时被置 1
0	0	1	1	1	0	x	x	0	u	非法, $\overline{PD}$ 在 POR 时被置 1
0	0	u	1	1	u	0	1	1	u	欠压复位
u	u	0	u	u	u	u	0	u	u	WDT 复位
u	u	u	u	u	u	u	0	0	u	WDT 从休眠模式唤醒
u	u	u	u	u	u	u	1	0	u	通过中断从休眠模式唤醒

表 8-3. 复位状态位及其含义（续）

STKOVF	STKUNF	RWD $\overline{T}$	RMCLR	RI	POR	BOR	TO	PD	MEMV	条件
u	u	u	0	u	u	u	u	u	1	MCLR 在正常工作期间复位
u	u	u	0	u	u	u	1	0	u	MCLR 在休眠期间复位
u	u	u	u	0	u	u	u	u	u	RESET 执行指令
1	u	u	u	u	u	u	u	u	u	堆栈上溢复位 (STVREN = 1)
u	1	u	u	u	u	u	u	u	u	堆栈下溢复位 (STVREN = 1)
u	u	u	u	u	u	u	u	u	0	存储器违例复位

表 8-4. 特殊寄存器的复位条件

条件	程序计数器	状态寄存器	PCON0 寄存器	PCON1 寄存器
上电复位	0	---1 1000	0011 110x	---- --1-
欠压复位	0	---1 1000	0011 11u0	---- --u-
MCLR 在正常工作期间复位	0	-uuu uuuu	uuuu 0uuu	---- --1-
MCLR 在休眠期间复位	0	---1 0uuu	uuuu 0uuu	---- --u-
WDT 超时复位	0	---0 uuuu	uuu0 uuuu	---- --u-
WDT 从休眠模式唤醒	PC + 1	---0 0uuu	uuuu uuuu	---- --u-
通过中断从休眠模式唤醒	PC + 1 <sup>(1)</sup>	---1 0uuu	uuuu uuuu	---- --u-
RESET 执行指令	0	---u uuuu	uuuu u0uu	---- --u-
堆栈上溢复位 (STVREN = 1)	0	---u uuuu	1uuu uuuu	---- --u-
堆栈下溢复位 (STVREN = 1)	0	---u uuuu	u1uu uuuu	---- --u-
存储器违例复位	0	-uuu uuuu	uuuu uuuu	---- --0-

图注：u = 不变，x = 未知，- = 未实现位，读为 0。

注：

1. 如果器件被中断唤醒且全局中断允许 (GIE) 位置 1，则执行 PC + 1 后，返回地址被压入堆栈且 PC 装入中断向量 (0004h)。

## 8.11. 电源控制 (PCONx) 寄存器

电源控制 (PCONx) 寄存器包含区分以下复位的标志位：

- 欠压复位 ( $\overline{BOR}$ )
- 上电复位 ( $\overline{POR}$ )
- RESET 指令复位 ( $\overline{RI}$ )
- MCLR 复位 ( $\overline{RMCLR}$ )
- 看门狗定时器复位 ( $\overline{RWD\overline{T}}$ )
- 堆栈下溢复位 (STKUNF)
- 堆栈上溢复位 (STKOVF)
- 存储器违例复位 ( $\overline{MEMV}$ )

硬件将在复位过程中改变相应的寄存器位；如果复位不是由相应条件引起的，对应位保持不变。

在重启后，软件可将相应位复位为无效状态（硬件不会复位相应位）。

软件还可将任意 PCONx 位设置为有效状态，这样可测试用户代码，但不会产生任何复位操作。

## 8.12. 寄存器定义：电源控制

### 8.12.1. BORCON

名称: BORCON

偏移量: 0x811

欠压复位控制寄存器

位	7	6	5	4	3	2	1	0
	SBOREN							BORRDY
访问	R/W							R
复位	1							q

#### Bit 7 - SBOREN 软件欠压复位使能

复位状态: POR/BOR = 1  
所有其他复位 = u

值	条件	说明
—	如果 BOREN $\neq$ 01	SBOREN 位是可读写的, 但是对欠压复位没有影响
1	如果 BOREN = 01	使能 BOR
0	如果 BOREN = 01	禁止 BOR

#### Bit 0 - BORRDY 欠压复位电路就绪状态

复位状态: POR/BOR = q  
所有其他复位 = u

值	说明
1	欠压复位电路有效且已就绪
0	欠压复位电路已禁止或仍在预热阶段

## 8.12.2. PCON0

名称: PCON0

偏移量: 0x813

电源控制寄存器 0

位	7	6	5	4	3	2	1	0
	STKOVF	STKUNF		RWDT	RMCLR	RI	POR	BOR
访问	R/W/HS	R/W/HS		R/W/HC	R/W/HC	R/W/HC	R/W/HC	R/W/HC
复位	0	0		1	1	1	0	q

### Bit 7 - STKOVF 堆栈上溢标志

复位状态: POR/BOR = 0

所有其他复位 = q

值	说明
1	发生了堆栈上溢 (CALL 数量超出堆栈范围)
0	未发生堆栈上溢或该位由固件设置为 0

### Bit 6 - STKUNF 堆栈下溢标志

复位状态: POR/BOR = 0

所有其他复位 = q

值	说明
1	发生了堆栈下溢 (RETURN 多于 CALL)
0	未发生堆栈下溢或该位由固件设置为 0

### Bit 4 - RWDT WDT 复位标志

复位状态: POR/BOR = 1

所有其他复位 = q

值	说明
1	未发生 WDT 上溢/超时复位或由固件置 1
0	发生了 WDT 上溢/超时复位 (发生 WDT 复位时由硬件设置为 0)

### Bit 3 - RMCLR MCLR 复位标志

复位状态: POR/BOR = 1

所有其他复位 = q

值	说明
1	MCLR 复位未发生或由固件置 1
0	MCLR 发生了复位 (发生 MCLR 复位时由硬件设置为 0)

### Bit 2 - RI RESET 指令标志

复位状态: POR/BOR = 1

所有其他复位 = q

值	说明
1	未执行 RESET 指令或由固件置 1
0	执行了 RESET 指令 (执行 RESET 指令时由硬件设置为 0)

### Bit 1 - POR 上电复位状态

复位状态: POR/BOR = 0

所有其他复位 = u

值	说明
1	未发生上电复位或由固件置 1
0	发生了上电复位（发生上电复位时由硬件设置为 0）

#### Bit 0 - $\overline{\text{BOR}}$ 欠压复位状态

复位状态: POR/BOR = q  
所有其他复位 = u


值	说明
1	未发生欠压复位或由固件置 1
0	发生了欠压复位（发生欠压复位时由硬件设置为 0）

### 8.12.3. PCON1

名称: PCON1

偏移量: 0x814

电源控制寄存器 1



#### Bit 1 - $\overline{\text{MEMV}}$ 存储器违例标志

复位状态: POR/BOR = 1

所有其他复位 = u

值	说明
1	未发生存储器违例复位或由固件置 1。
0	发生了存储器违例复位（发生存储器违例复位时由硬件设置为 0）

### 8.13. 寄存器汇总——电源控制

偏移量	名称	位位置	7	6	5	4	3	2	1	0
0x00	保留									
...										
0x0810										
0x0811	BORCON	7:0	SBOREN							BORRDY
0x0812	保留									
0x0813	PCON0	7:0	STKOVF	STKUNF		RWDT	RMCLR	RI	POR	BOR
0x0814	PCON1	7:0							MEMV	

## 9. OSC——振荡器模块

### 9.1. 振荡器模块概述

振荡器模块包含多种时钟源和选择特性，不仅能够广泛用于各种应用，还能最大程度地提高性能并降低功耗。

时钟源既可以由内部提供，也可以从外部提供。外部源包括：

- 外部时钟（EC）振荡器

内部源包括：

- 高频内部振荡器（HFINTOSC）
- 低频内部振荡器（LFINTOSC）
- 模数转换器 RC 振荡器（ADCRC）

振荡器模块具有以下特性：

- HFINTOSC 频率调节：可调节 HFINTOSC 频率。

复位振荡器（RSTOSC）配置位决定在器件复位后运行（包括器件初次上电）时使用的振荡器类型（见下表）。

表 9-1. RSTOSC 选择表

RSTOSC	SFR 复位值		时钟源
	COSC	OSCFRQ	
11	11	000	EXTOSC, 工作模式取决于FEXTOSC
10	10		HFINTOSC @ 1 MHz
01	01		LFINTOSC
00	00	101	HFINTOSC @ 32 MHz


如果通过 RSTOSC 位选择外部时钟源，必须使用外部振荡器模式选择（FEXTOSC）配置位来选择外部时钟模式。外部时钟模式包括：

- ECL：外部时钟低功耗模式
- ECH：外部时钟高功耗模式

ECH 和 ECL 模式依靠外部逻辑电平信号作为器件时钟源。针对特定的频率范围对每种模式进行了优化。内部振荡器模块可以产生低频和高频时钟信号，分别用 LFINTOSC 和 HFINTOSC 表示。这两个时钟源可产生多种系统工作频率。

图 9-1 给出了振荡器模块的框图。

图 9-1. 时钟源选择



## 9.2. 时钟源类型

时钟源可以分为外部或内部两类。

外部时钟源依赖外部电路作为时钟源工作，例如数字振荡器模块。

内部时钟源内置在振荡器模块中。内部振荡器模块具有两个内部振荡器，用于产生内部系统时钟源。高频内部振荡器（HFINTOSC）可产生各种频率，这些频率通过 HFINTOSC 频率选择（**OSCFRQ**）寄存器确定。低频内部振荡器（LFINTOSC）产生固定的 31 kHz 标称时钟信号。内部振荡器模块还具有专用于模数转换器（ADC）的 RC 振荡器（ADCRC）。



**重要：** CN5225 单片机系列不允许通过时钟切换来更改系统时钟源。一旦 RSTOSC 配置位选择了振荡器源，就不能通过软件进行更改。如果选择 HFINTOSC 作为时钟源，可通过修改 **FRQ** 位来更改 HFINTOSC 频率。

当 CLKOUT 引脚不使用时，指令时钟（ $F_{OSC}/4$ ）可输送到该引脚。时钟输出使能（ $\overline{CLKOUTEN}$ ）配置位用于控制 CLKOUT 信号的功能。当  $\overline{CLKOUTEN}$  清零（ $\overline{CLKOUTEN}=0$ ）时，CLKOUT 信号输送到 CLKOUT 引脚。当  $\overline{CLKOUTEN}$  置 1（ $\overline{CLKOUTEN}=1$ ）时，CLKOUT 引脚用作 I/O 引脚。

### 9.2.1. 外部时钟源

通过执行以下操作，可将外部时钟源用作器件系统时钟：

- 编程 RSTOSC 配置位以选择外部时钟源（RSTOSC = 111）
- 编程 FEXTOSC 配置位以选择合适的外部时钟（EC）模式：
  - ECH 模式用于以 16 MHz 及更高频率工作的振荡器（FEXTOSC = 11）

- ECL 模式用于以低于 16 MHz 的频率工作的振荡器（FEXTOSC = 01）

### 9.2.1.1. EC 模式

外部时钟（EC）模式将外部产生的逻辑电平信号作为系统时钟源。在 EC 模式下工作时，外部时钟源应连接到 CLKIN 输入引脚。CLKOUT 引脚可用作通用 I/O 引脚或 CLKOUT 信号引脚。


EC 模式有两种功耗模式可供选择：

- ECH：高功耗模式
- ECL：低功耗模式

当选择 EC 模式时，上电复位（POR）后或者从休眠中唤醒后的操作不存在延时。因为单片机设计是完全静态的，停止外部时钟输入将使器件暂停工作并保持所有数据完整。当再次启动外部时钟时，器件恢复工作，就好像没有停止过一样。

图 9-2 给出了 EC 模式的引脚连接图。

图 9-2. 外部时钟（EC）模式工作原理



注：

1. 输出取决于  $\overline{\text{CLKOUTEN}}$  配置位的设置。

### 9.2.2. 内部时钟源

内部振荡器模块包含两个独立的振荡器，可产生两个内部系统时钟源：

- 高频内部振荡器（HFINTOSC）
- 低频内部振荡器（LFINTOSC）

通过编程 RSTOSC 配置位选择 INTOSC 源之一，可使用内部振荡器源作为器件系统时钟。

在 INTOSC 模式下，CLKIN 和 CLKOUT 引脚可用作通用 I/O，前提是未连接任何外部振荡器。CLKOUT 引脚的功能由  $\overline{\text{CLKOUTEN}}$  配置位决定。当  $\overline{\text{CLKOUTEN}}$  置 1（ $\overline{\text{CLKOUTEN}}=1$ ）时，该引脚用作通用 I/O。当  $\overline{\text{CLKOUTEN}}$  清零（ $\overline{\text{CLKOUTEN}}=0$ ）时，系统指令时钟（ $F_{\text{osc}}/4$ ）用作该引脚上的输出信号。

#### 9.2.2.1. HFINTOSC

高频内部振荡器（HFINTOSC）是一个经过出厂校准的高精度数字控制内部时钟源，可产生各种稳定的时钟频率。通过编程 RSTOSC 配置位选择器件复位或上电后的两个 HFINTOSC 选项之一，可启用 HFINTOSC。

通过 HFINTOSC 频率选择（FRQ）位选择 HFINTOSC 频率。通过 HFINTOSC 频率调节（TUN）位微调 HFINTOSC。

### 9.2.2.1.1. HFINTOSC 频率调节

HFINTOSC 频率可通过 HFINTOSC 频率调节寄存器（OSCTUNE）微调。OSCTUNE 寄存器提供对 HFINTOSC 标称频率的微小调节。

OSCTUNE 寄存器包含 HFINTOSC 频率调节（TUN）位。TUN 位默认为 6 位二进制补码值 0x00，表示振荡器在所选频率下工作。向 TUN 位写入 0x01 与 0x1F 之间的值时，HFINTOSC 频率增大。向 TUN 位写入 0x3F 与 0x20 之间的值时，HFINTOSC 频率减小。

当修改 OSCTUNE 寄存器时，振荡器频率将开始转变到新的频率。在频率转变期间代码继续执行。不会有任何迹象表明频率发生了转变。



**重要：** OSCTUNE 调节不会影响 LFINTOSC 频率。

### 9.2.2.2. MFINTOSC

中频内部振荡器（MFINTOSC）可产生两个恒定时钟输出（500 kHz 和 31.25 kHz）。MFINTOSC 时钟信号是使用动态分频器逻辑从 HFINTOSC 生成的信号。无论选择哪种 HFINTOSC 频率，动态分频器逻辑均可确保提供恒定的 MFINTOSC 时钟速率。

MFINTOSC 无法用作系统时钟，但可用作特定外设（例如定时器）的时钟源。

### 9.2.2.3. SFINTOSC

指定频率内部振荡器（SFINTOSC）用于生成 1 MHz 的输出时钟。SFINTOSC 时钟信号是使用动态分频器逻辑从 HFINTOSC 生成的信号。无论选择哪种 HFINTOSC 频率，动态分频器逻辑均可确保提供恒定的 SFINTOSC 时钟速率。

SFINTOSC 无法用作系统时钟，但可选作特定外设（例如定时器）的时钟源。

### 9.2.2.4. LFINTOSC

低频内部振荡器（LFINTOSC）在出厂时已校准为 31 kHz 内部时钟源。

LFINTOSC 可用作系统时钟源，并且可用作特定外设模块的时钟源。此外，LFINTOSC 还为以下定时器提供时基：

- 上电延时定时器（PWRT）
- 看门狗定时器（WDT）

通过编程 RSTOSC 配置位选择 LFINTOSC，可启用 LFINTOSC。

### 9.2.2.5. ADCRC

模数转换器 RC（ADCR）振荡器专用于 ADC 模块。该振荡器也称为 FRC 时钟。ADCR 以大约 600 kHz 的固定频率运行，并用作转换时钟源。ADCR 允许 ADC 模块在休眠模式下运行，从而可以在 ADC 转换期间降低系统噪声。当选择 ADCRC 作为 ADC 模块的时钟源，或作为可能使用该振荡器的任何外设的时钟源时，ADCR 会自动使能。也可以通过 ADC 振荡器使能（ADOEN）位手动使能 ADCRC，从而避免间断使用该源时产生的起振延时。

### 9.2.3. 振荡器状态和手动使能

振荡器状态（OSCSTAT）寄存器显示以下每个振荡器的就绪状态：

- HFINTOSC
- MFINTOSC
- LFINTOSC
- ADCRC

- SFINTOSC

HFINTOSC 振荡器就绪 (HFOR)、MFINTOSC 振荡器就绪 (MFOR)、LFINTOSC 振荡器就绪 (LFOR)、ADCRC 振荡器就绪 (ADOR) 和 SFINTOSC 振荡器就绪 (SFOR) 状态位指示相应振荡器是否准备就绪。这些时钟源均可随时使用，但可能需要一定的时间才能达到指定的精度等级。当振荡器准备就绪并达到指定精度时，模块硬件会将相应的位置 1。

当有新值载入 OSCFRQ 寄存器时，HFOR 位将由硬件清零，并在 HFINTOSC 就绪后再次置 1。在 OSCFRQ 更改尚未生效期间，HFINTOSC 会在高电平或低电平状态停滞，直到该振荡器锁定新频率并恢复运行。

振荡器使能 (OSCEEN) 寄存器可用于手动使能以下振荡器：


- HFINTOSC
- MFINTOSC
- LFINTOSC
- ADCRC

### 9.3. 寄存器定义：振荡器控制

### 9.3.1. OSCCON

名称: OSCCON  
偏移量: 0x88E

振荡器控制寄存器



**Bit 5:4 - COSC[1:0]** 当前振荡器源选择  
按照 RSTOSC 配置位指示当前振荡器源

### 9.3.2. OSCSTAT

名称: OSCSTAT

偏移量: 0x890

振荡器状态寄存器

位	7	6	5	4	3	2	1	0
		HFOR	MFOR	LFOR		ADOR	SFOR	
访问		R	R	R		R	R	
复位		0	0	0		0	0	

#### Bit 6 - HFOR HFINTOSC 就绪

值	说明
1	HFINTOSC 就绪
0	HFINTOSC 未使能, 或尚未就绪

#### Bit 5 - MFOR MFINTOSC 就绪

值	说明
1	MFINTOSC 就绪
0	MFINTOSC 未使能, 或尚未就绪

#### Bit 4 - LFOR LFINTOSC 就绪

值	说明
1	LFINTOSC 就绪
0	LFINTOSC 未使能, 或尚未就绪备用

#### Bit 2 - ADOR ADCRC 振荡器就绪

值	说明
1	ADCR 振荡器就绪
0	ADCR 振荡器未使能, 或尚未就绪备用

#### Bit 1 - SFOR 指定频率振荡器就绪

值	说明
1	SFINTOSC 就绪
0	SFINTOSC 尚未就绪备用

### 9.3.3. OSCEN

名称: OSCEN  
偏移量: 0x891

振荡器使能寄存器

位	7	6	5	4	3	2	1	0
		HFOEN	MFOEN	LFOEN		ADOEN		
访问		R/W	R/W	R/W		R/W		
复位		0	0	0		0		

#### Bit 6 - HFOEN HFINTOSC 使能

值	说明
1	已明确使能 HFINTOSC，具体操作由 OSCFRQ 寄存器指定
0	可通过外设请求使能 HFINTOSC

#### Bit 5 - MFOEN MFINTOSC 使能

值	说明
1	已明确使能 MFINTOSC
0	可通过外设请求使能 MFINTOSC

#### Bit 4 - LFOEN LFINTOSC 使能

值	说明
1	已明确使能 LFINTOSC
0	可通过外设请求使能 LFINTOSC

#### Bit 2 - ADOEN ADCRC 振荡器使能

值	说明
1	已明确使能 ADCRC
0	可通过外设请求使能 ADCRC

### 9.3.4. OSCFRQ

名称: OSCFRQ

偏移量: 0x893

HFINTOSC 频率选择寄存器

位	7	6	5	4	3	2	1	0
						FRQ[2:0]		
访问						R/W	R/W	R/W
复位						0	0	0

#### Bit 2:0 - FRQ[2:0] HFINTOSC 频率选择

FRQ	标称频率 (MHz)
111-110	保留
101	32
100	16
011	8
010	4
001	2
000	1

### 9.3.5. OSCTUNE

名称: OSCTUNE  
偏移量: 0x892

HFINTOSC 频率调节寄存器

位	7	6	5	4	3	2	1	0
			TUN[5:0]					
访问			R/W	R/W	R/W	R/W	R/W	R/W
复位			0	0	0	0	0	0

#### Bit 5:0 - TUN[5:0] HFINTOSC 频率调节

TUN	条件
01 1111	最高频率
•	•
•	•
•	•
00 0000	中心频率。振荡器在所选标称频率下工作。（默认值）
•	•
•	•
•	•
10 0000	最低频率

## 9.4. 寄存器汇总——振荡器控制


偏移量	名称	位位置	7	6	5	4	3	2	1	0
0x00										
...	保留									
0x088D										
0x088E	OSCCON	7:0			COSC[1:0]					
0x088F	保留									
0x0890	OSCSTAT	7:0		HFOR	MFOR	LFOR		ADOR	SFOR	
0x0891	OSCEN	7:0		HFOEN	MFOEN	LFOEN		ADOEN		
0x0892	OSCTUNE	7:0			TUN[5:0]					
0x0893	OSCFRQ	7:0							FRQ[2:0]	

## 10.

Filename: Interrupt Logic.vsdx  
 Title:  
 Last Edit: 1/2/2020  
 First Used:  
 Notes:

图 10-1 给出了中断逻辑的框图。

图 10-1. 中断逻辑



### 10.1. INTCON 寄存器

中断控制（INTCON）寄存器是可读写寄存器，包含全局中断允许（GIE）位、外设中断允许（PEIE）位和外部中断边沿选择（INTEDG）位。

### 10.2. PIE 寄存器

外设中断允许（PIE）寄存器包含各外设中断的允许位。由于外设中断源众多，所以 CN5225 系列中共有 3PIE 寄存器。

### 10.3. PIR 寄存器

外设中断请求（PIR）寄存器包含各外设中断的标志位。由于外设中断源众多，所以共有 3PIR 寄存器。

### 10.4. 工作原理

任何器件复位都将禁止中断。可通过将以下位置 1 来允许中断：

- GIE 位
- PEIE 位（如果中断事件的中断允许位包含在 PIE 寄存器中）
- 特定中断事件的中断允许位

PIR 寄存器通过中断标志位记录各个中断。中断标志位是否置 1 与 GIE、PEIE 和各个中断允许位的状态无关。

当 GIE 位置 1 时，中断事件的发生会引发以下事件：

- 清除当前预取的指令

- GIE 位清零
- 当前程序计数器 (PC) 值被压入堆栈
- 重要寄存器的内容自动保存到影子寄存器 (见[自动现场保护](#))
- PC 装载中断向量 0004h

中断服务程序 (ISR) 中的固件可通过查询中断标志位来确定中断源。在退出 ISR 之前必须将中断标志位清零, 以避免重复的中断。由于 GIE 位被清零, 所以执行 ISR 期间发生的任何中断都将会通过其中断标志位进行记录, 但是不会使处理器重定向到中断向量。

RETFIE 指令会将先前的地址从堆栈中弹出, 从影子寄存器恢复保存的内容, 然后将 GIE 位置 1, 以此退出 ISR。

如需了解关于特定中断操作的更多信息, 请参见其相应的外设章节。



**重要:**

1. 各个中断标志位是否置 1 与任何其他中断允许位的状态无关。
2. 当 GIE 位清零时, 忽略所有中断。GIE 位清零时发生的任何中断在 GIE 位再次置 1 后才会处理。

## 10.5. 中断延时

中断延时定义为从发生中断事件到开始执行中断向量处的代码所需的时间。中断在指令周期的 Q1 阶段期间采样。之后, 实际的中断延时取决于检测到中断时执行的指令。更多详细信息, 请参见下图。

图 10-2. 中断延时





图 10-3. INT 引脚中断时序



注:

1. 在此采样 INTF 标志（每个 Q1 周期）。
2. 异步中断延时为 3-5 个  $T_{CY}$ 。同步中断延时为 3-4 个  $T_{CY}$ ，其中  $T_{CY}$  = 指令周期时间。无论 Inst (PC) 是单周期还是双周期指令，中断延时都是一样的。
3. 关于 INT 脉冲的最小宽度，请参见“电气规范”中的交流规范。
4. 允许在 Q4-Q1 周期内的任意时刻将 INTF 置 1。

## 10.6. 休眠期间的中断

中断可用于将器件从休眠模式唤醒。要从休眠模式唤醒器件，外设必须能在没有系统时钟的情况下工作。进入休眠模式前，中断源必须将相应的中断允许位置 1。

从休眠模式唤醒时，如果 GIE 位也置 1，则处理器将跳转到中断向量。否则，处理器将继续执行 SLEEP 指令后的指令。紧接 SLEEP 指令后的指令总是会在跳转到 ISR 前执行。

## 10.7. INT 引脚

INT 引脚可用于产生异步边沿触发中断。可以通过将外部中断允许 (INTE) 位置 1 来允许该中断。外部中断边沿选择 (INTEDG) 位确定中断在哪个边沿发生。INTEDG 位置 1 时，上升沿将引起中断。INTEDG 位清零时，下降沿将引起中断。外部中断标志 (INTF) 位将在 INT 引脚上出现有效边沿时置 1。如果 GIE 和 INTE 位也置 1，则处理器会将程序执行重定向到中断向量。

## 10.8. 自动现场保护

进入中断时，PC 的返回地址被保存在堆栈中。此外，以下寄存器会被自动保存到影子寄存器中：

- WREG 寄存器
- STATUS 寄存器 ( $\overline{TO}$  和  $\overline{PD}$  除外)
- BSR 寄存器
- FSR 寄存器
- PCLATH 寄存器

在退出中断服务程序时，将会自动恢复这些寄存器。在 ISR 期间对这些寄存器进行的任何修改都会丢失。如果需要修改其中的任意寄存器，则可修改相应的影子寄存器，该值在退出 ISR 时将会被恢复。影子寄存器位于 Bank 63 中，它们是可读写寄存器。根据用户的应用，可能还需要保存其他寄存器。

## 10.9. 寄存器定义：中断控制

### 10.9.1. INTCON

名称: INTCON

偏移量: 0x000B

中断控制寄存器

位	7	6	5	4	3	2	1	0
	GIE	PEIE						INTEDG
访问	R/W	R/W						R/W
复位	0	0						1

#### Bit 7 - GIE 全局中断允许

值	说明
1	允许所有有效中断
0	禁止所有中断

#### Bit 6 - PEIE 外设中断允许

值	说明
1	允许所有有效外设中断
0	禁止所有外设中断

#### Bit 0 - INTEDG 外部中断边沿选择

值	说明
1	INT 引脚的上升沿触发中断
0	INT 引脚的下降沿触发中断

**注:** 当中断条件产生时，不管相应的中断允许位或全局中断允许（GIE）位的状态如何，中断标志位都将置1。用户软件需确保先将相应的中断标志位清零，然后再允许中断。此功能允许软件轮询。

## 10.9.2. PIE0

名称: PIE0  
偏移量: 0x716

外设中断允许寄存器 0

位	7	6	5	4	3	2	1	0
			TMR0IE	IOCIE				INTE
访问			R/W	R/W				R/W
复位			0	0				0

### Bit 5 - TMR0IE Timer0 中断允许

值	说明
1	允许 TMR0 中断
0	禁止 TMR0 中断

### Bit 4 - IOCIE 电平变化中断允许

值	说明
1	允许 IOC 中断
0	禁止 IOC 中断

### Bit 0 - INTE 外部中断允许<sup>(1)</sup>

值	说明
1	允许外部中断
0	禁止外部中断

注:

1. 外部中断 INT 引脚由 INTPPS 选择。
2. 要允许任何一个由 PIE1 与 PIE2 寄存器控制的外设中断，必须将 INTCON 寄存器的 PEIE 位置 1。PIE0 寄存器控制的中断源不需要将 PEIE 位置 1 来允许中断向量（INTCON 寄存器中的 GIE 位置 1 时）。

### 10.9.3. PIE1

名称: PIE1  
偏移量: 0x717

外设中断允许寄存器 1

位	7	6	5	4	3	2	1	0
	CCP1IE	TMR2IE	TMR1IE	RC1IE	TX1IE	BCL1IE	SSP1IE	ADIE
访问	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
复位	0	0	0	0	0	0	0	0

#### Bit 7 - CCP1IE CCP1 中断允许

值	说明
1	允许 CCP1 中断
0	禁止 CCP1 中断

#### Bit 6 - TMR2IE TMR2 中断允许

值	说明
1	允许 TMR2 中断
0	禁止 TMR2 中断

#### Bit 5 - TMR1IE TMR1 中断允许

值	说明
1	允许 TMR1 中断
0	禁止 TMR1 中断

#### Bit 4 - RC1IE EUSART1 接收中断允许

值	说明
1	允许 EUSART1 接收中断
0	禁止 EUSART1 接收中断

#### Bit 3 - TX1IE EUSART1 发送中断允许

值	说明
1	允许 EUSART1 发送中断
0	禁止 EUSART1 发送中断

#### Bit 2 - BCL1IE MSSP1 总线冲突中断允许

值	说明
1	允许 MSSP1 总线冲突中断
0	禁止 MSSP1 总线冲突中断

#### Bit 1 - SSP1IE MSSP1 中断允许

值	说明
1	允许 MSSP1 中断
0	禁止 MSSP1 中断

#### Bit 0 - ADIE ADC 中断允许

值	说明
1	允许 ADC 中断
0	禁止 ADC 中断

**注：**要允许任何一个由寄存器 PIE1 和 PIE2 控制的外设中断，必须将 INTCON 寄存器的 PEIE 位置 1。

### 10.9.4. PIE2

名称: PIE2  
偏移量: 0x718

外设中断允许寄存器 2

位	7	6	5	4	3	2	1	0
	CCP2IE	NVMIE	TMR1GIE					
访问	R/W	R/W	R/W					
复位	0	0	0					

#### Bit 7 - CCP2IE CCP2 中断允许

值	说明
1	允许 CCP2 中断
0	禁止 CCP2 中断

#### Bit 6 - NVMIE NVM 中断允许

值	说明
1	允许 NVM 中断
0	禁止 NVM 中断

#### Bit 5 - TMR1GIE TMR1 门控中断允许

值	说明
1	允许 TMR1 门控中断
0	禁止 TMR1 门控中断

注：要允许任何一个由 PIE1 和 PIE2 寄存器控制的外设中断，必须将 INTCON 寄存器的 PEIE 位置 1。

### 10.9.5. PIR0

名称: PIR0  
偏移量: 0x70C

外设中断请求寄存器 0

位	7	6	5	4	3	2	1	0
			TMR0IF	IOCIF				INTF
访问			R/W/HS	R				R/W/HS
复位			0	0				0

#### Bit 5 - TMR0IF Timer0 中断标志

值	说明
1	TMR0 寄存器已溢出（必须用软件清零）
0	TMR0 寄存器未溢出

#### Bit 4 - IOCIF 电平变化中断标志<sup>(2)</sup>

值	说明
1	当前有一个或多个 IOCAF-IOCCF 寄存器位置 1，表示 IOC 模块检测到使能的边沿。
0	当前没有任何 IOCAF-IOCCF 寄存器位置 1

#### Bit 0 - INTF 外部中断标志<sup>(1)</sup>

值	说明
1	发生了外部中断
0	未发生外部中断

注:

1. 外部中断 INT 引脚由 INTPPS 选择。
2. IOCIF 位是所有 IOCAF-IOCCF 标志的逻辑或结果。因此，要清零 IOCIF 标志，应用程序固件必须清零所有低电平 IOCAF-IOCCF 寄存器位。
3. 当中断条件产生时，不管相应的中断允许位或全局中断允许（GIE）位的状态如何，中断标志位都将置 1。用户软件应确保先将相应的中断标志位清零，然后再允许中断。

## 10.9.6. PIR1

名称: PIR1  
偏移量: 0x70D

外设中断请求寄存器 1

位	7	6	5	4	3	2	1	0
	CCP1IF	TMR2IF	TMR1IF	RC1IF	TX1IF	BCL1IF	SSP1IF	ADIF
访问	R/W/HS	R/W/HS	R/W/HS	R	R	R/W/HS	R/W/HS	R/W/HS
复位	0	0	0	0	0	0	0	0

### Bit 7 - CCP1IF CCP1 中断标志

值	CCP 模式		
	捕捉	比较	PWM
1	发生了捕捉 (必须用软件清零)	发生了比较匹配 (必须用软件清零)	出现了输出后沿 (必须用软件清零)
0	未发生捕捉	未发生比较匹配	未出现输出后沿

### Bit 6 - TMR2IF TMR2 中断标志

值	说明
1	发生了中断 (必须用软件清零)
0	未发生中断

### Bit 5 - TMR1IF TMR1 中断标志

值	说明
1	发生了中断 (必须用软件清零)
0	未发生中断

### Bit 4 - RC1IF EUSART1 接收中断标志<sup>(1)</sup>

值	说明
1	EUSART1 接收缓冲区 (RC1REG) 不为空 (至少包含一个字节)
0	EUSART1 接收缓冲区为空

### Bit 3 - TX1IF EUSART1 发送中断标志<sup>(2)</sup>

值	说明
1	EUSART1 发送缓冲区 (TX1REG) 为空
0	EUSART1 发送缓冲区不为空

### Bit 2 - BCL1IF MSSP1 总线冲突中断标志

值	说明
1	检测到总线冲突 (必须用软件清零)
0	未检测到总线冲突

### Bit 1 - SSP1IF MSSP1 中断标志

值	说明
1	发生了中断 (必须用软件清零)
0	未发生中断

### Bit 0 - ADIF ADC 中断标志

值	说明
1	发生了中断（必须用软件清零）
0	未发生中断

**注:**

1. RC1IF 是只读位。用户软件必须读取 RC1REG 才能清零 RC1IF。
2. TX1IF 是只读位。用户软件必须装载 TX1REG 才能清零 TX1IF。TX1IF 标志不指示发送完成（而是使用 TRMT 进行指示）。
3. 当中断条件产生时，不管相应的中断允许位或全局中断允许（GIE）位的状态如何，中断标志位都将置 1。用户软件应确保先将相应的中断标志位清零，然后再允许中断。

### 10.9.7. PIR2

名称: PIR2  
偏移量: 0x70E

外设中断请求寄存器 2

位	7	6	5	4	3	2	1	0
	CCP2IF	NVMIF	TMR1GIF					
访问	R/W/HS	R/W/HS	R/W/HS					
复位	0	0	0					

#### Bit 7 - CCP2IF CCP2 中断标志

值	CCP 模式		
	捕捉	比较	PWM
1	发生了捕捉 (必须用软件清零)	发生了比较匹配 (必须用软件清零)	出现了输出后沿 (必须用软件清零)
0	未发生捕捉	未发生比较匹配	未出现输出后沿

#### Bit 6 - NVMIF 非易失性存储器 (NVM) 中断标志

值	说明
1	请求的 NVM 操作已完成 (必须用软件清零)
0	未发生中断

#### Bit 5 - TMR1GIF TMR1 门控中断标志

值	说明
1	TMR1 门控已变为无效 (必须用软件清零)
0	TMR1 门控有效

**注:** 当中断条件产生时, 不管相应的中断允许位或全局中断允许 (GIE) 位的状态如何, 中断标志位都将置 1。用户软件应确保先将相应的中断标志位清零, 然后再允许中断。

## 10.10. 寄存器汇总——中断控制

偏移量	名称	位位置	7	6	5	4	3	2	1	0
0x00	保留									
...										
0x070B										
0x070C	PIR0	7:0			TMR0IF	IOCIF				INTF
0x070D	PIR1	7:0	CCP1IF	TMR2IF	TMR1IF	RC1IF	TX1IF	BCL1IF	SSP1IF	ADIF
0x070E	PIR2	7:0	CCP2IF	NVMIF	TMR1GIF					
0x070F	保留									
...										
0x0715										
0x0716	PIE0	7:0			TMR0IE	IOCIE				INTE
0x0717	PIE1	7:0	CCP1IE	TMR2IE	TMR1IE	RC1IE	TX1IE	BCL1IE	SSP1IE	ADIE
0x0718	PIE2	7:0	CCP2IE	NVMIE	TMR1GIE					

## 11. 休眠模式

### 11.1. 休眠模式操作

器件通过执行 SLEEP 指令进入休眠模式。

进入休眠模式时，存在以下条件：

1. WDT 之外的复位不受休眠模式影响；WDT 将清零但是保持运行（如果使能了在休眠期间工作）。
2.  $\overline{PD}$  位清零。
3.  $\overline{TO}$  位置 1。
4. CPU 和系统时钟处于禁止状态。
5. 如果任何外设请求 LFINTOSC 和/或 HFINTOSC 作为时钟源或者 HFOEN、MFOEN 或 LFOEN 位置 1，则 LFINTOSC 和/或 HFINTOSC 将保持使能状态。
6. 如果选择了 ADCRC 振荡器，则 ADC 不受影响。ADC 时钟不是 ADCRC 时，尽管 ADON 位仍保持有效，但 SLEEP 指令会导致当前转换中止，ADC 模块被关闭。
7. 仅当 I/O 端口连接的外设无效时，I/O 端口才会保持执行 SLEEP 指令之前的状态（驱动为高电平、低电平或高阻态）。

关于外设在休眠期间工作的更多详细信息，请参见各个章节。

要最大程度地降低电流消耗，需要考虑以下条件：

- I/O 引脚不应悬空
- 来自 I/O 引脚的外部电路灌电流
- 来自 I/O 引脚的内部电路拉电流
- 从带内部弱上拉的引脚汲取的电流
- 使用任何振荡器的模块

为了避免输入引脚悬空而引入开关电流，应在外部将为高阻抗输入的 I/O 引脚拉到  $V_{DD}$  或  $V_{SS}$ 。

#### 11.1.1. 从休眠模式唤醒

发生以下任一事件会将器件从休眠模式唤醒：

1.  $\overline{MCLR}$  引脚上的外部复位输入（如果使能）。
2. BOR 复位（如果使能）。
3. POR 复位。
4. 看门狗定时器（如果使能）。
5. 任何外部中断。
6. 能够在休眠期间运行的外设产生的中断（更多信息，请参见各个外设）。

前三个事件会导致器件复位。后三个事件视为继续执行程序。要确定是发生了器件复位还是唤醒事件，请参见“复位”一章中的“确定复位原因”一节。

当执行 SLEEP 指令时，下一条指令（PC + 1）被预取出。如果希望通过中断事件唤醒器件，则必须允许相应的中断允许位。唤醒与 GIE 位的状态无关。如果 GIE 位清零，器件将继续执行 SLEEP 指令后的指令。如果 GIE 位置 1，器件先执行 SLEEP 指令后的指令，然后将调用中断服务程序。如果不希望执行 SLEEP 指令之后的指令，用户应在 SLEEP 指令后面放置一条 NOP 指令。

器件从休眠模式唤醒时，WDT 将被清零，而与唤醒源无关。

### 11.1.2. 使用中断唤醒

当禁止全局中断（GIE 被清零）并且有任一中断源将其中断允许位和中断标志位置 1 时，将会发生下列某一事件：

- 如果在执行 SLEEP 指令之前发生中断
  - SLEEP 指令将作为 NOP 执行
  - WDT 和 WDT 预分频器不会清零
  - $\overline{TO}$  位不会置 1
  - $\overline{PD}$  位不会清零
- 如果在执行 SLEEP 指令期间或之后发生中断：
  - 将完整执行 SLEEP 指令
  - 器件将立即从休眠模式唤醒
  - WDT 和 WDT 预分频器将清零
  - $\overline{TO}$  位将置 1
  - $\overline{PD}$  位将清零

即使在执行 SLEEP 指令之前，检查到标志位为 0，这些标志位也有可能 SLEEP 指令执行完毕之前被置 1。要确定是否执行了 SLEEP 指令，可测试  $\overline{PD}$  位。如果  $\overline{PD}$  位置 1，则说明 SLEEP 指令作为 NOP 指令执行了。

## 12. WDT——看门狗定时器

看门狗定时器（WDT）是一个系统定时器，如果固件未在超时周期内发出 CLRWDT 指令，看门狗定时器会产生复位事件。看门狗定时器通常用于在发生软件故障时复位处理器，但也可用于将器件从休眠模式唤醒。


WDT 具有以下特性：

- 可选的时钟源

Filename: WDT Block Diagram.vsd  
 Title:  
 Last Edit: 1/23/2020  
 First Used:  
 Notes:

- 可配置的超时周期为 1 ms 至 256s（标称值）
- 多个复位条件
- 可在休眠期间工作

图 12-1. WDT 框图



### 12.1. 可选的时钟源

WDT 可从 31.25 kHz MFINTOSC 或 31 kHz LFINTOSC（由 WDT 时钟源选择（CS）位选择）获得其时基。



**重要：** 本节详细说明的时间间隔均基于由 LFINTOSC 时钟源产生的 1 ms 最小标称时间间隔。

### 12.2. WDT 工作模式

WDT 模块具有 4 种工作模式，这些工作模式由看门狗定时器使能（WDTE）位控制。请参见表 12-1。

表 12-1. WDT 工作模式

WDTE[1:0]	SEN	器件模式	WDT 模式
11	x	X	有效
10	x	唤醒	有效
		休眠	禁止

表 12-1. WDT 工作模式（续）

WDTE[1:0]	SEN	器件模式	WDT 模式
01	1	X	有效
	0	X	禁止
00	x	X	禁止

### 12.2.1. WDT 始终使能

当 WDTE 位设置为 11 时，WDT 始终使能。WDT 保护功能在休眠模式期间有效。

### 12.2.2. WDT 在休眠模式下禁止

当 WDTE 位设置为 10 时，除非处于休眠模式，否则 WDT 将使能。在休眠模式下，WDT 保护禁止。

### 12.2.3. WDT 由软件控制

当 WDTE 位设置为 01 时，WDT 将通过软件看门狗定时器使能（SEN）位进行控制。当 SEN 置 1（SEN = 1）时，WDT 保护有效。当 SEN 清零（SEN = 0）时，WDT 保护禁止。

### 12.2.4. WDT 禁止

当 WDTE 位设置为 00 时，WDT 禁止。在该模式下，SEN 位被忽略。

## 12.3. WDT 超时周期

看门狗定时器预分频比选择（PS）位用于设置从 1 ms 至 256s（标称值）的超时周期。在复位之后，默认的超时周期为 2 秒。

## 12.4. 清零 WDT

当发生以下任何条件时，WDT 被清零：

- 任何复位
- 执行了有效的 CLRWDI 指令
- 器件进入休眠模式
- 器件从休眠模式唤醒
- 对 WDTCON 寄存器的任何写操作

## 12.5. 休眠期间的 WDT 操作

当 WDT 进入休眠模式时，WDT 会被清零。如果使能 WDT 在休眠期间工作，WDT 会继续计数。当 WDT 退出休眠模式时，WDT 会被再次清零。

在器件处于休眠模式的情况下发生 WDT 超时，不会产生复位。器件将会唤醒并继续工作。超时（ $\overline{TO}$ ）和掉电（ $\overline{PD}$ ）位将清零以指示事件。此外，看门狗定时器复位标志（ $\overline{RWDI}$ ）位也将清零，指示发生了 WDT 复位事件。

## 12.6. 寄存器定义：WDT 控制

### 12.6.1. WDTCON

名称: WDTCON  
偏移量: 0x80C

看门狗定时器控制寄存器

位	7	6	5	4	3	2	1	0
	CS				PS[4:0]			SEN
访问	R/W		R/W	R/W	R/W	R/W	R/W	R/W
复位	0		0	0	0	0	0	0

#### Bit 7 - CS 看门狗定时器时钟源选择

值	说明
1	MFINTOSC (31.25 kHz)
0	LFINTOSC (31 kHz)

#### Bit 5:1 - PS[4:0] 看门狗定时器预分频比选择<sup>(1)</sup>

值	说明
11111 - 10011	保留。产生最小的时间间隔 (1:32)
10010	1:8388608 (时间间隔标称值为 256s)
10001	1:4194304 (时间间隔标称值为 128s)
10000	1:2097152 (时间间隔标称值为 64s)
01111	1:1048576 (时间间隔标称值为 32s)
01110	1:524288 (时间间隔标称值为 16s)
01101	1:262144 (时间间隔标称值为 8s)
01100	1:131072 (时间间隔标称值为 4s)
01011	1:65536 (时间间隔标称值为 2s) (复位值)
01010	1:32768 (时间间隔标称值为 1s)
01001	1:16384 (时间间隔标称值为 512 ms)
01000	1:8192 (时间间隔标称值为 256 ms)
00111	1:4096 (时间间隔标称值为 128 ms)
00110	1:2048 (时间间隔标称值为 64 ms)
00101	1:1024 (时间间隔标称值为 32 ms)
00100	1:512 (时间间隔标称值为 16 ms)
00011	1:256 (时间间隔标称值为 8 ms)
00010	1:128 (时间间隔标称值为 4 ms)
00001	1:64 (时间间隔标称值为 2 ms)
00000	1:32 (时间间隔标称值为 1 ms)

#### Bit 0 - SEN 软件 WDT 使能/禁止

值	条件	说明
x	如果 WDTE[1:0] ≠ 01	忽略此位
1	如果 WDTE[1:0] = 01	使能 WDT
0	如果 WDTE[1:0] = 01	禁止 WDT

注:

1. 时间均为近似值，基于 31 kHz LFINTOSC 时钟源。

## 12.7. 寄存器汇总——WDT 控制

偏移量	名称	位位置	7	6	5	4	3	2	1	0
0x00	保留									
...										
0x080B										
0x080C	WDTCON	7:0	CS		PS[4:0]				SEN	

## 13. NVM——非易失性存储器控制

非易失性存储器（Nonvolatile Memory, NVM）模块提供对闪存程序存储器（PFM）和配置位的运行时读/写访问。PFM 包括程序存储器和用户 ID 空间。

NVM 可使用 FSR 和 INDF 寄存器访问或通过 NVMREG 寄存器接口进行访问（见表 13-1）。

写入时间由片上定时器控制。写入/擦除电压由片上电荷泵产生，此电荷泵在器件的工作电压范围内工作。

PFM 可通过两种方式进行保护：代码保护和写保护。代码保护（配置位  $\overline{CP}$ ）通过外部器件编程器禁止 PFM 读访问和写访问。写保护可防止用户软件写入标记为受  $\overline{WRTn}$  配置位保护的 NVM 区域。代码保护不会影响自写和擦除功能，而写保护则会产生影响。尝试写入受保护的存储单元会将 WRERR 位置 1。代码保护和写保护只能通过外部编程器执行的批量擦除来复位。

批量擦除命令用于完全擦除程序存储器。批量擦除命令只能通过外部编程器发出。运行时无法访问该命令。

如果器件受到代码保护，当发出针对配置存储器的批量擦除命令时，所有其他存储器区域也将一并擦除。更多详细信息，请参见“系列编程规范”。

表 13-1. NVM 构成和访问信息

主要值			NVMREG 访问			FSR 访问	
存储器功能	存储器类型	程序计数器 (PC) 地址	NVMREGS 位 (NVMCON1)	NVMADR[14:0]	允许的操作	FSR 地址	FSR 编程访问
复位向量	闪存程序存储器	0x0000	0	0x0000	读/写	0x8000	只读
用户存储器		0x0001	0	0x0001		0x8001	
INT 向量		0x0003		0x0003		0x8003	
用户存储器		0x0004		0x0004		0x8004	
		0x0005		0x0005		0x8005	
		0x3FFF <sup>(1)</sup>		0x3FFF <sup>(1)</sup>		0xFFFF	
用户 ID	闪存程序存储器	0x8000	1	0x0000	读/写	无访问	
		0x8003		0x0003			
保留	—	—	—	0x0004	—		
版本 ID	在闪存程序存储器中硬编码	0x8005	1	0x0005	读		
器件 ID		0x8006	1	0x0006			
CONFIG1	闪存程序存储器	0x8007	1	0x0007	读/写		
CONFIG2		0x8008	1	0x0008			
CONFIG3		0x8009	1	0x0009			
CONFIG4		0x800A	1	0x000A			
CONFIG5		0x800B	1	0x000B			
DIA 和 DCI	在闪存程序存储器中硬编码	0x8100	1	0x0100	读		
		0x82FF	1	0x02FF			

注：

1. CN5225 系列的最大闪存程序存储器地址是 0x1FFF。

### 13.1. 闪存程序存储器（PFM）

在整个  $V_{DD}$  范围内的正常工作期间，闪存程序存储器（PFM）可读写且可擦除。

PFM 包含以下区域：

- 用户程序存储区（读/写）
- 配置字（读/写）
- 器件 ID（只读）
- 版本 ID（只读）

- 用户 ID（读/写）
- 器件信息区（只读）
- 器件配置信息（只读）

PFM 可通过以下方式读和/或写：

- CPU 取指（只读）
- FSR/INDF 间接访问（只读）
- NVMREG 访问（读/写）

要进行擦除和编程操作，了解程序存储器结构非常重要。程序存储器按行排列。每一行都包含 32 个 14 位程序存储字。行是可以通过用户软件擦除的最小大小。无法从用户代码发出批量擦除命令。

读操作返回存储器的单个字。写操作和擦除操作以行为单位。程序存储器擦除后为逻辑 1，编程后为逻辑 0。

可以编程整行或一行中的部分内容。写入程序存储器行的数据将被写入 14 位宽的数据写锁存器中。用户不能直接访问这些锁存器，但是可以通过对 NVMDATH:NVMDATL 寄存器对的连续写入来加载写锁存器的内容。



**重要：**如果只修改先前已编程行的一部分内容，则必须读取整行内容。然后，可以将新数据和保留的数据写入写锁存器，以对程序存储器行进行再编程。但如果是未经编程的单元，则无需先擦除行即可写入。这种情况下，不需要保存并重新写入其他先前已编程的单元。

写入或擦除程序存储器将停止获取指令，直到操作完成。在写入或擦除期间无法访问程序存储器，因此代码无法执行。内部编程定时器用于控制程序存储器写操作和擦除操作的写入时间。

写入程序存储器的值无需是有效指令。执行形成无效指令的程序存储单元会导致 NOP。

### 13.1.1. FSR 和 INDF 访问

文件选择寄存器（FSR）和 INDF 寄存器允许间接访问闪存程序存储器。间接寻址是一种通过另一个寄存器来确定指令中存储器地址的模式。FSR 寄存器的值用于确定要访问的存储器地址单元。

#### 13.1.1.1. FSR 读

FSR 用于提供对程序存储器的读访问。

通过将要读取的地址装入 FSRxH:FSRxL 寄存器对并将 FSRxH 寄存器的 bit 7 置 1 来访问程序存储器。执行 MOVIW 指令或任何访问 INDFx 的指令时，装入 FSRx 寄存器对中的值指向要访问的程序存储器中的存储单元。如果 FSRx 寄存器对指向 INDFx 寄存器，则读操作将返回 0。

读 NVM 操作需要一个指令周期。CPU 操作在读操作期间暂停，并在完成之后立即恢复。读操作返回存储器的单个字节。

#### 13.1.1.2. FSR 写

CN5225 单片机系列中不支持通过 FSR 寄存器写/擦除 NVM（例如 MOVWI 指令）。

### 13.1.2. NVMREG 访问

NVMREG 接口允许对可通过 FSR 访问的所有存储单元以及用户 ID 存储单元和配置字进行读/写访问，而只能对器件 ID 和版本 ID 寄存器进行读访问。

当器件受写保护时，阻止通过 NVMREG 接口写或擦除 NVM。

#### 13.1.2.1. NVMREG 读操作


要使用 NVMREG 接口读 NVM 存储单元，用户必须：

1. 如果用户打算访问程序存储器存储单元，则清零 **NVMREGS** 位，或者如果用户打算访问用户 ID 或配置存储单元，则将 **NVMREGS** 置 1。
2. 将所需地址写入 **NVMADRH:NVMADRL** 寄存器对。
3. 将 **RD** 位置 1 以启动读操作。

将读控制位置 1 后，CPU 操作数据出现在 **NVMDATH:NVMDATL** 寄存器对完成时，RD 位由硬件清零。

Filename:	10-000046D.vsd
Title:	FLASH PROGRAM MEMORY READ FLOWCHART
Last Edit:	8/15/2016
First Used:	PIC16(L)F15354/55
Note:	

图 13-1. 闪存程序存储器读序列



#### 例 13-1. 程序存储器读操作

```

// This code block will read 1 word of program memory

NVMCON1bits.NVMREGS = 0;           // Point to PFM
NVMADR = PFM_ADDRESS;              // Load NVMADRH:NVMADRL with PFM address
NVMCON1bits.RD = 1;                // Initiate read cycle
PFM_DATA_LOW = NVMDATL;             // PFM data low byte
PFM_DATA_HIGH = NVMDATH;           // PFM data high byte
  
```

#### 13.1.2.2. NVM 解锁序列

解锁序列是一种用于保护 NVM 免于发生意外自写编程或擦除的机制。只有在无中断情况下执行并完成序列时，才能成功地完成以下操作之一：

- PFM 行擦除
- 将 PFM 写锁寄存器内容写入 PFM 存储器
- 将 PFM 写锁寄存器内容写入用户 ID

- 写入到配置字

解锁序列由以下步骤组成且必须按照以下顺序完成：

- 将 55h 写入 NVMCON2
- 将 AAh 写入 NVMCON2
- 将 WR 位置 1


在 WR 位置 1 后，处理器会暂时

由于在执行解锁序列的过程中，  
解锁序列之后重新允许。

Filename:	10-000047B.vsd
Title:	FLASH PROGRAM MEMORY UNLOCK SEQUENCE FLOWCHART
Last Edit:	8/24/2015
First Used:	PIC15F1508/9
Note:	

图 13-2. NVM 解锁序列

Rev. 10-000047B  
8/24/2015



### 例 13-2. NVM 解锁序列

```

NVMCON1bits.WREN = 1;           // Enable write/erase
INTCONbits.GIE = 0;             // Disable global interrupts

// The next three steps are the required unlock sequence
NVMCON2 = 0x55;                 // First unlock code
NVMCON2 = 0xAA;                 // Second unlock code
NVMCON1bits.WR = 1;             // Initiate write/erase cycle

INTCONbits.GIE = 1;             // Enable global interrupts
NVMCON1bits.WREN = 0;           // Disable further write/erase cycles
  
```

**注：**解锁序列开始于写 NVMCON2；必须按所示的精确周期顺序执行三个解锁步骤。如果中断或调试器暂停导致序列的时序被破坏，则不会执行该操作。

### 13.1.2.3. NVMREG 擦除程序存储器

在写入程序存储器之前，要写入的字必须已擦除或先前未写入。程序存储器每次只能擦除一行。在启动对程序存储器进行写操作时，并不会发生自动擦除操作。要擦除程序存储器行：

1. 清零 **NVMREGS** 位以擦除程序存储器存储单元或者将 **NVMREGS** 位置 1 以擦除用户 ID 单元。
2. 将所需地址写入 **NVMADRH:NVMADRL** 寄存器对。
3. 将 **FREE** 和 **WREN** 位置 1。
4. 按照 **NVM 解锁序列** 一节所述执行解锁序列。


如果程序存储器地址受写保护，则清零 **WR** 位且不会执行擦除操作。

擦除程序存储器时，CPU 操作暂停，并在操作完成时恢复。操作完成时，**NVMIF** 位置 1，并且在 **NVMIE** 位也置 1 时将发生中断。

写锁存器数据不受擦除操作影响，且 **WREN** 将保持不变。

图 13-3. NVM 擦除序列

Rev. 10-00048B  
8/24/2015



注:

1. 请参见 [NVM 解锁序列](#) 部分

**例 13-3. 擦除闪存程序存储器的一行**

```

NVMCON1bits.NVMREGS = 0;           // Point to PFM
NVMADR = PFM_ADD;                  // 14-bit PFM address
NVMCON1bits.FREE = 1;              // Specify an erase operation
NVMCON1bits.WREN = 1;              // Enable write/erase cycle
INTCONbits.GIE = 0;                // Disable interrupts during unlock sequence

//The next three steps are the required unlock sequence
NVMCON2 = 0x55;                     // First unlock code
NVMCON2 = 0xAA;                     // Second unlock code
NVMCON1bits.WR = 1;                 // Initiate write/erase cycle

INTCONbits.GIE = 1;                // Enable interrupts
NVMCON1bits.WREN = 1;              // Disable writes

```

**13.1.2.4. NVMREG 写入程序存储器**

使用以下步骤编程程序存储器：

1. 将要编程的行的地址装入 **NVMADRH:NVMADRL**。
2. 通过 **NVMDATH:NVMDATL** 寄存器向每个写锁寄存器中装入数据。
3. 启动编程操作。
4. 重复第 1 至 3 步，直到写入所有数据。

在写入程序存储器之前，要写入的字必须已擦除或先前未写入。程序存储器每次只能擦除一行。在启动写操作时，并不会发生自动擦除操作。

程序存储器每次可以写入一个或多个字。每次可以写入的最多字数等于写锁寄存器的数量。更多详细信息，请参见图 13-4。

写锁寄存器将对齐到由 **NVMADRH:NVMADRL** 高 10 位 (**NVMADRH[6:0]:NVMADRL[7:5]**) 定义的闪存行地址边界处，**NVMADRL** 的低 5 位 (**NVMADRL[4:0]**) 将决定要装入的写锁寄存器。写操作不会跨越这些边界。在程序存储器写操作完成时，写锁寄存器中的数据会复位为包含 **0x3FFF**。

要装入写锁寄存器并对程序存储器的一行进行编程，必须完成以下步骤。这些步骤分为两个部分。首先，在 **LWLO = 1** 的情况下，使用解锁序列将来自 **NVMDATH:NVMDATL** 的数据装入每个写锁寄存器。当要装入写锁寄存器的最后一个字就绪时，清零 **LWLO** 位并执行解锁序列。这将启动编程操作，将所有锁寄存器内容写入闪存程序存储器。



**重要：**要向写锁寄存器装入数据或启动闪存编程操作，需要执行一个特殊的解锁序列。如果在执行解锁序列的过程中发生中断，则不会启动对锁寄存器或程序存储器的写操作。

1. 将 **WREN** 位置 1。
2. 清零 **NVMREGS** 位。
3. 将 **LWLO** 位置 1。当 **LWLO** 位置 1 (**LWLO = 1**) 时，写操作之后只会向写锁寄存器装入数据，而不会启动对闪存程序存储器的写操作。
4. 将要写入的存储单元的地址装入 **NVMADRH:NVMADRL** 寄存器对。
5. 将要写入的程序存储器数据装入 **NVMDATH:NVMDATL** 寄存器对。
6. 执行解锁序列。此时，将数据装入写锁寄存器。
7. 递增 **NVMADRH:NVMADRL** 寄存器对，使之指向下一个存储单元。
8. 重复第 5 至 7 步，直到除最后一个写锁寄存器以外的所有写锁寄存器都已装载完毕为止。

9. 清零 LWLO 位。当 LWLO 位清零 (LWLO = 0) 时，写序列会启动对闪存程序存储器的写操作。
10. 将要写入的程序存储器数据装入 NVMDATH:NVMDATL 寄存器对。
11. 执行解锁序列。整个程序存储器锁存器的内容现在会被写入闪存程序存储器中。



**重要：**在每个写操作或擦除操作完成时，程序存储器写锁存器将复位为空白状态 (0x3FFF)。因此，不需要向所有程序存储器写锁存器中装入数据。未装入的锁存器将保持空白状态。

例 13-4 给出了一个完整写序列的示例。初始地址装入 NVMADRH:NVMDARL 寄存器对；数据使用间接寻址方式装入。

图 13-4. NVMREG 写入带 32 个写锁存器的闪存程序存储器





图 13-5. 内存程序写入准备与序列



注:

1. 请参见 [NVM 解锁序列](#) 部分

#### 例 13-4. 写入闪存程序存储器

```

INTCONbits.GIE = 0;                // Disable interrupts

// PFM row must be erased before writes can occur
NVMCON1bits.NVMREGS = 0;          // Point to PFM
NVMADR = PFMStartAddress;         // Must start at beginning of PFM row
NVMCON1bits.FREE = 1;             // Specify an erase operation
NVMCON1bits.WREN = 1;             // Allow erase cycle

// Required unlock sequence
NVMCON2 = 0x55;
NVMCON2 = 0xAA;
NVMCON1bits.WR = 1;

NVMCON1bits.LWLO = 1;            // Load write latches

// Write to the data latches
for (i = 0; i < PFM_ROW_SIZE; i++)
{
    NVMADR = PFMStartAddress;      // Load starting address
    NVMDAT = PFM_WRITE_DATA;      // Load data

    // Required unlock sequence
    NVMCON2 = 0x55;
    NVMCON2 = 0xAA;
    NVMCON1bits.WR = 1;

    PFMStartAddress++;            // Increment address
    if (i == (PFM_ROW_SIZE - 1)) // All latches loaded?
    {
        NVMCON1bits.LWLO = 0;    // Start PFM write
    }
}

NVMCON1bits.WREN = 0;            // Disable writes
INTCONbits.GIE = 1;             // Enable interrupts

```


#### 13.1.2.5. 修改闪存程序存储器

当要修改程序存储器中的已有数据时，必须读取存储器行中的数据并将其保存到 RAM 映像中。要修改程序存储器，请执行以下步骤：

1. 装入要修改的行的起始地址。
2. 从行中读取现有数据并将其保存到 RAM 映像中。
3. 修改 RAM 映像以包含要写入到程序存储器的新数据。
4. 装入要重新写入的行的起始地址。
5. 擦除程序存储器行。
6. 将来自 RAM 映像的数据装入写锁存器。
7. 启动编程操作。

图 13-6. 闪存程序存储器修改序列

Rev. 10-000006B  
8/21/2015



注:

1. 请参见图 13-1。
2. 请参见图 13-3。
3. 请参见图 13-5。

### 13.1.2.6. 对 DIA、DCI、用户 ID、器件 ID、版本 ID 和配置字进行 NVMREG 访问

NVMREGS 可用于访问以下存储器区域:

- 器件信息区 (DIA)
- 器件配置信息 (DCI)
- 用户 ID 区域
- 器件 ID 和版本 ID
- 配置字

将 **NVMREGS** 的位值 1 以访问这些区域。上面列出的存储器区域是  $PC[15] = 1$  时指向的区域，但并不是所有地址都引用有效数据。可能存在不同的读写访问权限。请参见下表。对下表列出的参数以外的地址进行读访问时，**NVMDATH: NVMDATL** 寄存器对将被清零，读回 0。

表 13-2. 对 DCI、用户 ID、器件 ID、版本 ID 和配置字进行 NVMREG 访问 (NVMREGS = 1)


地址	功能	读访问	写访问
0x8000 - 0x8003	用户 ID	支持	支持
0x8005 - 0x8006	器件 ID/版本 ID	支持	不支持
0x8007 - 0x800B	配置字 1-5	支持	支持
0x8200 - 0x82FF	DCI	支持	不支持

## 13.1.2.7. 写校验

校验程序存储器写入数据是否  
此所存储的程序存储器内容将

Filename: 10-000051B.vsd  
 Title: FLASH PROGRAM MEMORY VERIFY FLOWCHART  
 Last Edit: 12/4/2015  
 First Used: PIC18(L)F2x/4xK40  
 Note: 1: Refer to Figure 11-5, Program Flash Memory Read Flowchart

图 13-7. 闪存程序存储器写校验序列



注:

1. 请参见图 13-1。

### 13.1.2.8. WRERR 位

WRERR 位可用于确定是否发生写错误。如果发生以下其中一种情况，WRERR 将置 1：

- 如果在 NVMDRHH:NMVADRL 指向写保护地址时 WR 置 1
- 当正在进行自写操作时发生复位
- 解锁序列中断

WRERR 位通常由硬件置 1，但可由用户因测试目的而置 1。WRERR 置 1 后，必须用软件清零。

表 13-3. WR = 1 时对 PFM 执行的操作

FREE	LWLO	WR = 1 时对 PFM 执行的操作	备注
1	x	擦除 NVMDRHH:NMVADRL 存储单元的 32 字行。	<ul style="list-style-type: none"> <li>• 如果使能 WP，则 WR 清零且 WRERR 置 1</li> <li>• 擦除所有 32 字</li> <li>• 忽略 NVMDATH:NVMDATL</li> </ul>
0	1	将 NVMDATH:NVMDATL 的内容复制到对应 NVMDR LSB 的写锁寄存器。	<ul style="list-style-type: none"> <li>• 忽略写保护</li> <li>• 未发生存储器访问</li> </ul>
0	0	将写锁寄存器数据写入 PFM 行。	<ul style="list-style-type: none"> <li>• 如果使能 WP，则 WR 清零且 WRERR 置 1</li> <li>• 写锁寄存器复位为 0x3FFF</li> <li>• 忽略 NVMDATH:NVMDATL</li> </ul>

## 13.2. 寄存器定义：非易失性存储器控制

### 13.2.1. NVMADR

名称: NVMADR

偏移量: 0x1C8C

非易失性存储器地址寄存器

位	15	14	13	12	11	10	9	8
	NVMADR[14:8]							
访问		R/W						
复位		0	0	0	0	0	0	0
位	7	6	5	4	3	2	1	0
	NVMADR[7:0]							
访问	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
复位	0	0	0	0	0	0	0	0

#### Bit 14:0 - NVMADR[14:0] NVM 地址位

注:

- 该多字节寄存器中的各个字节可使用以下寄存器名称进行访问:
  - NVMADRH: 访问高字节 NVMADR[15:8]
  - NVMADRL: 访问低字节 NVMADR[7:0]
- 当 WR = 1 时, Bit [15]未定义。

### 13.2.2. NVMDAT

名称: NVMDAT

偏移量: 0x1C8E

非易失性存储器数据寄存器

位	15	14	13	12	11	10	9	8
			NVMDAT[13:8]					
访问			R/W	R/W	R/W	R/W	R/W	R/W
复位			x	x	x	x	x	x
位	7	6	5	4	3	2	1	0
	NVMDAT[7:0]							
访问	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
复位	x	x	x	x	x	x	x	x

#### Bit 13:0 - NVMDAT[13:0] NVM 数据位

复位状态: POR/BOR = xxxxxxxxxxxxxxxx

所有其他复位 = uuuuuuuuuuuuuuuuu

**注:** 该多字节寄存器中的各个字节可使用以下寄存器名称进行访问:

- NVMDATH: 访问高字节 NVMDAT[13:8]
- NVMDATL: 访问低字节 NVMDAT[7:0]

### 13.2.3. NVMCON1

名称: NVMCON1

偏移量: 0x1C90

非易失性存储器控制 1 寄存器

位	7	6	5	4	3	2	1	0
		NVMREGS	LWLO	FREE	WRERR	WREN	WR	RD
访问		R/W	R/W	R/S/HC	R/W/HS	R/W	R/S/HC	R/S/HC
复位		0	0	0	0	0	0	0

#### Bit 6 - NVMREGS NVM 区域选择

值	说明
1	访问 DIA、DCI、配置、用户 ID、版本 ID 和器件 ID 寄存器
0	访问闪存程序存储器

#### Bit 5 - LWLO 仅装入写锁存器

值	条件	说明
1	FREE = 0	下一条 WR 命令更新行内该字的写锁存器；不启动存储器操作
0	FREE = 0	下一条 WR 命令写数据或执行擦除操作
-	其他情况:	忽略此位

#### Bit 4 - FREE 闪存程序存储器擦除使能

值	说明
1	在下一条 WR 命令时执行擦除操作；擦除包含所指示地址的 32 字伪行（为全 1）以为写操作做准备
0	下一条 WR 命令写数据而不执行擦除操作

#### Bit 3 - WRERR

写复位错误标志位(1,2,3)

值	说明
1	发生写操作错误
0	所有写操作均正常完成

#### Bit 2 - WREN 编程/擦除使能

值	说明
1	允许编程/擦除周期
0	禁止对程序闪存的编程/擦除操作

#### Bit 1 - WR 写控制(4,5,6)

值	说明
1	在相应的 NVM 存储单元启动编程/擦除操作
0	对 NVM 的编程/擦除操作已完成并且变为无效

#### Bit 0 - RD 读控制

值	说明
1	在地址 = NVMADR 处启动读操作
0	NVM 读操作已完成并且变为无效。

**注：**

1.  $WR = 1$  时位未定义
2. 该位必须由软件清零；硬件不能将该位清零。
3. 该位可由用户写入 1 以实现测试序列。
4. 只能在“**NVM 解锁序列**”一节所述的序列后将该位置 1。
5. 操作是自计时的，并且当操作完成时  $WR$  位由硬件清零。
6. 启动写操作之后，将该位设置为 0 将不起作用。

### 13.2.4. NVMCON2

名称: NVMCON2

偏移量: 0x1C91

非易失性存储器控制 2 寄存器

位	7	6	5	4	3	2	1	0
	NVMCON2[7:0]							
访问	WO	WO	WO	WO	WO	WO	WO	WO
复位	0	0	0	0	0	0	0	0

#### Bit 7:0 - NVMCON2[7:0] 闪存解锁模式位

**注:** 要对写操作进行解锁, 必须先写入 0x55, 接着写入 0xAA, 然后再将 NVMCON1 寄存器的 WR 位置 1。写入该寄存器的值用于对写操作进行解锁。

### 13.3. 寄存器汇总——NVM 控制

偏移量	名称	位位置	7	6	5	4	3	2	1	0
0x00 ...	保留									
0x1C8B										
0x1C8C	NVMADR	7:0	NVMADR[7:0]							
		15:8	NVMADR[14:8]							
0x1C8E	NVMDAT	7:0	NVMDAT[7:0]							
		15:8	NVMDAT[13:8]							
0x1C90	NVMCON1	7:0		NVMREGS	LWLO	FREE	WRERR	WREN	WR	RD
0x1C91	NVMCON2	7:0	NVMCON2[7:0]							

## 14. I/O 端口

### 14.1. 概述

表 14-1. 每款器件可用的端口

器件	PORTA	PORTB	PORTC
14 引脚器件	●		●


每个端口都有 8 个控制操作的寄存器。这些寄存器包括：

- PORTx 寄存器（读取器件引脚的电平）
- LATx 寄存器（输出锁存器）
- TRISx 寄存器（数据方向）
- ANSELx 寄存器（模拟选择）
- WPUx 寄存器（弱上拉）
- INLVLx（输入电平控制）
- SLRCONx 寄存器（压摆率控制）
- ODCONx 寄存器（漏极开路控制）

在本节中，PORTx、LATx 和 TRISx 等通用名称可与 PORTA、PORTB 和 PORTC 等相关联，具体取决于每款器件可用的端口。

下图给出了通用 I/O 端口的简化模型，图中未显示与其他外设的接口：

图 14-1. 通用 I/O 端口的工作原理



### 14.2. PORTx——数据寄存器

PORTx 是一个双向端口，对应的数据方向寄存器是 TRISx。

读 PORTx 寄存器将读出相应引脚的状态，而对其进行写操作则是将数据写入端口锁存器。所有写操作都是读-修改-写操作。因此，对端口的写操作意味着先读 PORT 引脚电平状态，然后修改此值，最后再写入

PORT 数据锁存器 (LATx)。PORT 数据锁存器 LATx 保存输出端口数据，并包含写入 LATx 或 PORTx 的最新值。以下示例显示了如何初始化 PORTA。

#### 例 14-1. 用汇编语言初始化 PORTA

```
; This code example illustrates initializing the PORTA register.
; The other ports are initialized in the same manner.

BANKSEL    PORTA        ;
CLRF       PORTA        ;Clear PORTA
BANKSEL    LATA         ;
CLRF       LATA         ;Clear Data Latch
BANKSEL    ANSELA       ;
CLRF       ANSELA       ;Enable digital drivers
BANKSEL    TRISA        ;
MOVLW     B'00111000'   ;Set RA[5:3] as inputs
MOVWF     TRISA         ;and set others as outputs
```

#### 例 14-2. 用 C 语言初始化 PORTA

```
// This code example illustrates initializing the PORTA register.
// The other ports are initialized in the same manner.

PORTA = 0x00;          // Clear PORTA
LATA = 0x00;           // Clear Data Latch
ANSELA = 0x00;        // Enable digital drivers
TRISA = 0x38;         // Set RA[5:3] as inputs and set others as outputs
```



**重要：**大多数 PORT 引脚与器件模拟外设和数字外设共用功能。通常，当使能某个 PORT 引脚上的外设时，该引脚将不能用作通用输出，但仍然可以对该引脚进行读操作。

### 14.3. LATx——输出锁存器

数据锁存器 (LATx 寄存器) 用于对 I/O 引脚所驱动的值进行读-修改-写操作。

对 LATx 寄存器的写操作与写入相应 PORTx 寄存器的效果相同。读取 LATx 寄存器时，将会读取 I/O PORT 锁存器中保存的值，而读取 PORTx 寄存器时，将会读取实际的 I/O 引脚值。



**重要：**一般来说，对端口的输出操作必须使用 LAT 寄存器，以避免读-修改-写问题。例如，通过位置 1 或清零操作来读取端口、修改位并将结果写回端口中。当连续执行两次位操作时，已更改位的输出装载可能导致输出更改发生延迟，在这种情况下，第二次位操作会误读位并写入意外值。LAT 寄存器与端口装载隔离，因此更改不会延迟。

### 14.4. TRISx——方向控制

TRISx 寄存器用于控制 PORTx 引脚输出驱动器，即使引脚被用作模拟输入。当引脚用作模拟输入时，用户必须确保 TRISx 寄存器中的相应位置 1。配置为模拟输入的 I/O 引脚总是读为 0。

将 TRISx 位置 1 (TRISx = 1) 时，会将 PORTx 的相应引脚设为输入 (即，禁止输出驱动器)。将 TRISx 位清零 (TRISx = 0) 时，会将 PORTx 的相应引脚设为输出 (即，使能输出驱动器并将输出锁存器中的内容输出到选定的引脚)。

## 14.5. ANSELx——模拟控制

支持模拟输入的端口具有相关的 ANSELx 寄存器。ANSELx 寄存器用于将 I/O 引脚的输入模式配置为模拟。将 ANSELx 位设置为高电平将禁止与该位相关的数字输入缓冲区，并导致相应输入值始终读为 0（在 PORTx 寄存器中读取值或通过 PPS 将值选择为外设输入）。

禁止输入缓冲器可以防止该引脚上介于逻辑高电平和低电平之间的模拟信号电压在逻辑输入电路中产生过大的电流。

ANSELx 位的状态不会影响数字或模拟输出功能。TRIS 清零且 ANSEL 置 1 的引脚将仍作为数字输出工作，但输入模式将变为模拟。当在 PORTx 寄存器上执行读-修改-写指令时，引脚行为可能与预期不符。



**重要：**在发生复位之后，ANSELx 位默认设为模拟模式。要将任意引脚用作数字通用输入或外设输入，必须由用户将相应的 ANSEL 位更改为 0。

## 14.6. WPUx——弱上拉控制

WPUx 寄存器用于控制每个 PORT 引脚的各个弱上拉功能。当 WPUx 位置 1（WPUx = 1）时，将为相应引脚使能弱上拉功能。当 WPUx 位清零（WPUx = 0）时，将为相应引脚禁止弱上拉功能。

## 14.7. INLVLx——输入阈值控制

INLVLx 寄存器用于控制每个可用 PORTx 输入引脚的输入阈值电压。用户可以选择施密特触发器 CMOS 阈值和 TTL 兼容阈值。输入阈值对于确定 PORTx 寄存器的读取值很重要，同时它也是发生电平变化中断的临界电压（如果使能该功能）。有关阈值电压的更多详细信息，请参见“电气规范”一章中的“I/O 端口”表。



**重要：**如果要更改所选择的输入阈值，则必须先禁止所有外设模块再执行该操作。在模块处于活动状态时更改阈值电压可能会意外产生与输入引脚相关联的电平变化，不论该引脚上的实际电压如何。

## 14.8. SLRCONx——压摆率控制

SLRCONx 寄存器用于控制每个 PORT 引脚的压摆率选项。每个 PORT 引脚的压摆率可以独立进行控制。当 SLRCONx 位置 1（SLRCONx = 1）时，相应 PORT 引脚驱动器的压摆率会受到限制。当 SLRCONx 位清零（SLRCONx = 0）时，相应 PORT 引脚驱动器的压摆率将为最大可能值。

## 14.9. ODCONx——漏极开路控制

ODCONx 寄存器用于控制端口的漏极开路功能。每个引脚的漏极开路操作可以独立进行选择。当 ODCONx 位置 1（ODCONx = 1）时，相应的端口输出会变为只能灌入电流的漏极开路驱动器。当 ODCONx 位清零（ODCONx = 0）时，相应的端口输出引脚是能够拉出和灌入电流的标准推挽驱动器。



**重要：**当将引脚用于 I<sup>2</sup>C 功能时，需要设置漏极开路控制。

## 14.10. 边沿可选的电平变化中断

可通过检测具有上升沿或下降沿的 PORT 引脚的信号来产生中断。任何一个引脚都可以配置为产生中断。更多详细信息，请参见“IOC——电平变化中断”一章。

## 14.11. I<sup>2</sup>C 焊盘控制

对于该系列器件，RC0 和 RC1 引脚上提供 I<sup>2</sup>C 特定焊盘。其中每个引脚的 I<sup>2</sup>C 特性由 RxyI2C 寄存器控制。这些特性包括使能 I<sup>2</sup>C 特定压摆率（相对于标准 GPIO 压摆率），为 I<sup>2</sup>C 引脚选择内部上拉，以及根据 SMBus 规范选择相应的输入阈值。



**重要：**使用 I<sup>2</sup>C 引脚的任何外设都将读取 I<sup>2</sup>C 输入电平（通过 RxyI2C 使能时）。

## 14.12. I/O 优先级

在复位之后，每个引脚均默认设为数据锁存器。其他功能通过外设引脚选择逻辑进行选择。更多详细信息，请参见“PPS——外设引脚选择模块”一章。

外设引脚选择列表中未列出模拟输入功能，例如 ADC 和比较器输入。这些输入在使用 ANSELx 寄存器将 I/O 引脚设置为模拟模式时有效。当引脚处于模拟模式时，数字输出功能可以继续控制引脚。

当使能模拟输出时，模拟输出优先于数字输出且强制数字输出驱动器为高阻态。

引脚功能的优先级如下所示：

1. 由配置位决定的端口功能。
2. 模拟输出（必须禁止输入缓冲器）。
3. 模拟输入。
4. PPS 的端口输入和输出。

## 14.13. $\overline{\text{MCLR}}/\text{V}_{\text{PP}}/\text{RA3}$ 引脚

$\overline{\text{MCLR}}/\text{V}_{\text{PP}}$  引脚只用作输入引脚。其操作由 MCLRE 配置位控制。当选作 PORT 引脚（MCLRE = 0）时，它只能用作数字输入引脚；因此没有与其操作相关的 TRISx 和 LATx 位。其他情况下，它用作器件的主复位输入。在任意一种配置中， $\overline{\text{MCLR}}/\text{V}_{\text{PP}}$  引脚均还可用作高电压编程期间的编程电压输入引脚。

$\overline{\text{MCLR}}/\text{V}_{\text{PP}}$  引脚是只读位，在 MCLRE = 1（即，使能主复位）时读为 1。



**重要：**在上电复位时，只有在禁止主复位功能的情况下，才会使能  $\overline{\text{MCLR}}/\text{V}_{\text{PP}}$  引脚作为数字输入。

$\overline{\text{MCLR}}/\text{V}_{\text{PP}}$  引脚具有单独控制的内部弱上拉功能。置 1 时，相应 WPU 位将使能上拉功能。当  $\overline{\text{MCLR}}/\text{V}_{\text{PP}}$  引脚配置为  $\overline{\text{MCLR}}$ （MCLRE = 1 且 LVP = 0）或配置为低电压编程（MCLRE = x 且 LVP = 1）时，始终使能上拉，WPU 位不产生任何影响。

## 14.14. 寄存器定义：端口控制

### 14.14.1. PORTx

名称: PORTx

PORTx 寄存器

位	7	6	5	4	3	2	1	0
	Rx7	Rx6	Rx5	Rx4	Rx3	Rx2	Rx1	Rx0
访问	R/W							
复位	x	x	x	x	x	x	x	x

#### Bit 0, 1, 2, 3, 4, 5, 6, 7 - R<sub>xn</sub> 端口 I/O 值

复位状态: POR/BOR = xxxxxxxx  
所有其他复位 = uuuuuuuuu

值	说明
1	PORT 引脚电压 $\geq V_{IH}$
0	PORT 引脚电压 $\leq V_{IL}$

#### 重要:

- 写入 PORTx 时，实际上会写入相应的 LATx 寄存器。读取 PORTx 寄存器时，将返回实际的 I/O 引脚值。
- 与  $\overline{MCLR}$  引脚关联的 PORT 位为只读位，在使能  $\overline{MCLR}$  功能（LVP = 1 或（LVP = 0 且 MCLRE = 1））时读为 1
- 有关  $\overline{MCLR}$  引脚和每个端口的引脚可用性的详细信息，请参见“引脚分配表”
- 未实现位将读回 0
- 在调试模式下，RB6 和 RB7 位读为 1

### 14.14.2. LATx

名称: LATx

输出锁存器寄存器

位	7	6	5	4	3	2	1	0
	LATx7	LATx6	LATx5	LATx4	LATx3	LATx2	LATx1	LATx0
访问	R/W							
复位	x	x	x	x	x	x	x	x

#### Bit 0, 1, 2, 3, 4, 5, 6, 7 - LATxn 输出锁存器值

复位状态: POR/BOR = xxxxxxxx  
 所有其他复位 = uuuuuuuuu



#### 重要:

- 写入 LATx 相当于写入相应的 PORTx 寄存器。读取 LATx 寄存器时，将返回寄存器值，而不是 I/O 引脚值。
- 有关每个端口的引脚可用性的详细信息，请参见“引脚分配表”
- 未实现的位将读回 0

### 14.14.3. TRISx

名称: TRISx

三态控制寄存器

位	7	6	5	4	3	2	1	0
	TRISx7	TRISx6	TRISx5	TRISx4	TRISx3	TRISx2	TRISx1	TRISx0
访问	R/W							
复位	1	1	1	1	1	1	1	1

Bit 0, 1, 2, 3, 4, 5, 6, 7 - TRISxn 端口 I/O 三态控制

值	说明
1	禁止 PORTx 输出驱动器。PORTx 引脚配置为输入（三态）。
0	使能 PORTx 输出驱动器。PORTx 引脚配置为输出。



**重要:**

- 与  $\overline{\text{MCLR}}$  引脚关联的 TRIS 位为只读位，值为 1
- 有关  $\overline{\text{MCLR}}$  引脚和每个端口的引脚可用性的详细信息，请参见“引脚分配表”
- 未实现的位将读回 0

#### 14.14.4. ANSELx

名称: ANSELx

模拟选择寄存器

位	7	6	5	4	3	2	1	0
	ANSELx7	ANSELx6	ANSELx5	ANSELx4	ANSELx3	ANSELx2	ANSELx1	ANSELx0
访问	R/W							
复位	1	1	1	1	1	1	1	1

#### Bit 0, 1, 2, 3, 4, 5, 6, 7 - ANSELxn RX 引脚的模拟选择

值	说明
1	模拟输入。引脚被指定为模拟输入。数字输入缓冲器被禁止。
0	数字 I/O。引脚被配置为端口或数字特殊功能。



#### 重要:

- 当将某个引脚设置为模拟输入时，必须将相应的 TRIS 位设置为输入模式，以允许从外部控制引脚电压
- 有关每个端口的引脚可用性的详细信息，请参见“引脚分配表”
- 未实现的位将读回 0

### 14.14.5. WPUx

名称: WPUx

弱上拉寄存器

位	7	6	5	4	3	2	1	0
	WPUx7	WPUx6	WPUx5	WPUx4	WPUx3	WPUx2	WPUx1	WPUx0
访问	R/W							
复位	0	0	0	0	0	0	0	0

#### Bit 0, 1, 2, 3, 4, 5, 6, 7 – WPUxn 弱上拉 PORTx 控制

值	说明
1	使能弱上拉
0	禁止弱上拉



#### 重要:

- 如果引脚被配置为输出但该寄存器保持不变，则自动禁止弱上拉器件
- 如果  $MCLRE = 1$ ，则  $\overline{MCLR}$  引脚的弱上拉始终使能，相应的 WPU 位不受影响
- 有关每个端口的引脚可用性的详细信息，请参见“引脚分配表”
- 未实现的位将读回 0

### 14.14.6. INLVLx

名称: INLVLx

输入电平控制寄存器

位	7	6	5	4	3	2	1	0
	INLVLx7	INLVLx6	INLVLx5	INLVLx4	INLVLx3	INLVLx2	INLVLx1	INLVLx0
访问	R/W							
复位	1	1	1	1	1	1	1	1

Bit 0, 1, 2, 3, 4, 5, 6, 7 - INLVLxn RX 引脚的输入电平选择

值	说明
1	对于端口读操作和电平变化中断, 使用 ST 输入
0	对于端口读操作和电平变化中断, 使用 TTL 输入



#### 重要:

- 有关每个端口的引脚可用性的详细信息, 请参见“引脚分配表”
- 未实现的位将读回 0
- 使用 I<sup>2</sup>C 引脚的任何外设都将读取 I<sup>2</sup>C ST 输入 (通过 RxyI2C 使能时)

### 14.14.7. SLRCONx

名称: SLRCONx

压摆率控制寄存器

位	7	6	5	4	3	2	1	0
	SLRx7	SLRx6	SLRx5	SLRx4	SLRx3	SLRx2	SLRx1	SLRx0
访问	R/W							
复位	1	1	1	1	1	1	1	1

**Bit 0, 1, 2, 3, 4, 5, 6, 7** – SLRxn RX 引脚的压摆率控制

值	说明
1	PORT 引脚的压摆率受到限制
0	PORT 引脚的压摆率为最大值



**重要:**

- 有关每个端口的引脚可用性的详细信息，请参见“引脚分配表”
- 未实现的位将读回 0

### 14.14.8. ODCONx

名称: ODCONx

压漏极开路控制寄存器

位	7	6	5	4	3	2	1	0
	ODCx7	ODCx6	ODCx5	ODCx4	ODCx3	ODCx2	ODCx1	ODCx0
访问	R/W							
复位	0	0	0	0	0	0	0	0

Bit 0, 1, 2, 3, 4, 5, 6, 7 - ODCxn Rx 引脚的漏极开路配置

值	说明
1	PORT 引脚作为漏极开路驱动器工作（仅灌电流）
0	PORT 引脚作为标准推挽驱动器工作（拉电流和灌电流）



**重要:**

- 有关每个端口的引脚可用性的详细信息，请参见“引脚分配表”
- 未实现的位将读回 0

### 14.14.9. RxyI2C

名称: RxyI2C

I<sup>2</sup>C 焊盘 Rxy 控制寄存器

位	7	6	5	4	3	2	1	0
		SLEW	PU[1:0]				TH[1:0]	
访问		R/W	R/W	R/W			R/W	R/W
复位		0	0	0			0	0

#### Bit 6 - SLEW I<sup>2</sup>C 特定压摆率限制控制

值	说明
1	使能 I <sup>2</sup> C 特定压摆率限制。禁止标准焊盘压摆率限制。SLRxy 位被忽略
0	标准 GPIO 压摆率；通过 SLRxy 位使能/禁止

#### Bit 5:4 - PU[1:0] I<sup>2</sup>C 上拉选择

值	说明
11	保留
10	标准弱上拉电流的 10 倍
01	标准弱上拉电流的 2 倍
00	标准 GPIO 弱上拉，通过 WPUxy 位使能

#### Bit 1:0 - TH[1:0] I<sup>2</sup>C 输入阈值选择

值	说明
11	保留
10	SMBus 2.0 (2.1V) 输入阈值
01	I <sup>2</sup> C 特定输入阈值
00	标准 GPIO 输入上拉，通过 INLVLxy 寄存器使能



#### 重要:

- 有关每个端口的引脚可用性的详细信息，请参见“引脚分配表”
- 未实现的位将读回 0

## 14.15. 寄存器汇总——I/O 端口

偏移量	名称	位位置	7	6	5	4	3	2	1	0
0x00										
...	保留									
0x0B										
0x0C	PORTA	7:0			RA5	RA4	RA3	RA2	RA1	RA0
0x0D	保留									
0x0E	PORTC	7:0			RC5	RC4	RC3	RC2	RC1	RC0
0x0F										
...	保留									
0x11										
0x12	TRISA	7:0			TRISA5	TRISA4	保留	TRISA2	TRISA1	TRISA0
0x13	保留									
0x14	TRISC	7:0			TRISC5	TRISC4	TRISC3	TRISC2	TRISC1	TRISC0
0x15										
...	保留									
0x17										
0x18	LATA	7:0			LATA5	LATA4		LATA2	LATA1	LATA0
0x19	保留									
0x1A	LATC	7:0			LATC5	LATC4	LATC3	LATC2	LATC1	LATC0
0x1B										
...	保留									
0x010D										
0x010E	RC0I2C	7:0		SLEW	PU[1:0]				TH[1:0]	
0x010F	RC1I2C	7:0		SLEW	PU[1:0]				TH[1:0]	
0x0110										
...	保留									
0x1F37										
0x1F38	ANSELA	7:0			ANSELA5	ANSELA4		ANSELA2	ANSELA1	ANSELA0
0x1F39	WPUA	7:0			WPUA5	WPUA4	WPUA3	WPUA2	WPUA1	WPUA0
0x1F3A	ODCONA	7:0			ODCA5	ODCA4		ODCA2	ODCA1	ODCA0
0x1F3B	SLRCONA	7:0			SLRA5	SLRA4		SLRA2	SLRA1	SLRA0
0x1F3C	INLVLA	7:0			INLVLA5	INLVLA4	INLVLA3	INLVLA2	INLVLA1	INLVLA0
0x1F3D										
...	保留									
0x1F4D										
0x1F4E	ANSELC	7:0			ANSELC5	ANSELC4	ANSELC3	ANSELC2	ANSELC1	ANSELC0
0x1F4F	WPUC	7:0			WPUC5	WPUC4	WPUC3	WPUC2	WPUC1	WPUC0
0x1F50	ODCONC	7:0			ODCC5	ODCC4	ODCC3	ODCC2	ODCC1	ODCC0
0x1F51	SLRCONC	7:0			SLRC5	SLRC4	SLRC3	SLRC2	SLRC1	SLRC0
0x1F52	INLVLC	7:0			INLVLC5	INLVLC4	INLVLC3	INLVLC2	INLVLC1	INLVLC0

## 15. IOC——电平变化中断

### 15.1. 概述

下表所示的引脚可配置为用作该器件的电平变化中断（Interrupt-On-Change, IOC）引脚。可通过检测具有上升沿或下降沿的信号来产生中断。任意一个 PORT 引脚或 PORT 引脚组合都可以配置为产生中断。

表 15-1. 每款器件可用的 IOC 引脚

器件	PORTA	PORTB	PORTC
14 引脚器件	●		●


**重要：** 如果  $MCLRE = 1$  或  $LVP = 1$ ，则  $\overline{MCLR}$  引脚端口功能将被禁止，该引脚上的 IOC 不可用。

电平变化中断模块具有以下功能：

- 电平变化中断允许（主开关）
- 独立的引脚配置
- 上升沿和下降沿检测
- 独立的引脚中断标志

下图给出了 IOC 模块的框图。

图 15-1. 电平变化中断框图（以 PORTA 为例）



### 15.2. 使能模块

为了使各个 PORT 引脚产生中断，必须将外设中断允许（PIEx）寄存器的 IOC 中断允许（IOCIE）位置 1。如果 IOC 中断允许位被禁止，在引脚上仍然会发生边沿检测，但不会产生中断。

### 15.3. 独立的引脚配置

对于每个 PORT 引脚，都提供了上升沿检测器和下降沿检测器。要允许引脚检测上升沿，必须将 IOCxP 寄存器的相关位置 1。要允许引脚检测下降沿，必须将 IOCxN 寄存器的相关位置 1。通过同时将 IOCxP 和 IOCxN 寄存器的相关位置 1，一个 PORT 引脚可以配置为同时检测上升沿和下降沿。

## 15.4. 中断标志

IOCxF 寄存器中的各个位是与每个端口的电平变化中断引脚对应的状态标志位。如果在正确使能的引脚上检测到期望的边沿，则对应于该引脚的状态标志会置 1，并且如果 IOCIE 位也置 1，则还会产生中断。相应外设中断请求（PIRx）寄存器中的 IOCIF 位是所有 IOCxF 位的逻辑或运算结果。IOCIF 位是只读位。必须将所有 IOCxF 状态位都清零才能清零 IOCIF 位。

## 15.5. 清零中断标志

各个状态标志（IOCxF 寄存器位）将通过将其复位为零的方式清零。如果在该清零操作期间检测到另一个边沿，则无论实际写入的值如何，相关的状态标志都会在序列结束时置 1。

为了确保清零标志时不丢失所检测到的边沿，必须仅执行“逻辑与”操作，将除变化的位以外的其余位掩码。以下序列是使用该方法清零 IOC 中断标志的示例。

### 例 15-1. 清零中断标志（以 PORTA 为例）

```
MOVLW    0xff
XORWF    IOCAF, W
ANDWF    IOCAF, F
```

## 15.6. 休眠期间的操作

如果 IOCIE 位置 1，电平变化中断事件会将器件从休眠模式唤醒。如果在处于休眠模式时检测到边沿，则在退出休眠模式执行第一条指令之前，会先更新 IOCxF 寄存器。

## 15.7. 寄存器定义：电平变化中断控制

## 15.7.1. IOCxF

名称: IOCxF

电平变化中断标志寄存器

位	7	6	5	4	3	2	1	0
	IOCxF7	IOCxF6	IOCxF5	IOCxF4	IOCxF3	IOCxF2	IOCxF1	IOCxF0
访问	R/W/HS							
复位	0	0	0	0	0	0	0	0

## Bit 0, 1, 2, 3, 4, 5, 6, 7 - IOCxFn 电平变化中断标志

值	条件	说明
1	IOCxP[n] = 1	检测到 Rx[n]引脚上有正边沿
1	IOCxN[n] = 1	检测到 Rx[n]引脚上有负边沿
0	IOCxP[n] = x 且 IOCxN[n] = x	未检测到电平变化或用户清除了检测到的电平变化

**重要:**

- 如果 MCLRE = 1 或 LVP = 1，则禁止  $\overline{\text{MCLR}}$  引脚端口功能，并且该引脚上的 IOC 功能不可用
- 有关可按端口配置 IOC 的引脚的详细信息，请参见“引脚分配表”

## 15.7.2. IOCxN

名称: IOCxN

电平变化中断负边沿寄存器示例

位	7	6	5	4	3	2	1	0
	IOCxN7	IOCxN6	IOCxN5	IOCxN4	IOCxN3	IOCxN2	IOCxN1	IOCxN0
访问	R/W							
复位	0	0	0	0	0	0	0	0

### Bit 0, 1, 2, 3, 4, 5, 6, 7 - IOCxNn 电平变化中断负边沿使能

值	说明
1	允许 IOCx 引脚上的负边沿电平变化中断。检测到边沿时将相关的状态位和中断标志置 1。
0	禁止关联引脚的负边沿电平变化中断。



#### 重要:

- 如果  $MCLRE = 1$  或  $LVP = 1$ ，则禁止  $\overline{MCLR}$  引脚端口功能，并且该引脚上的 IOC 功能不可用
- 有关可按端口配置 IOC 的引脚的详细信息，请参见“引脚分配表”

### 15.7.3. IOCxP

名称: IOCxP

电平变化中断正边沿寄存器

位	7	6	5	4	3	2	1	0
	IOCxP7	IOCxP6	IOCxP5	IOCxP4	IOCxP3	IOCxP2	IOCxP1	IOCxP0
访问	R/W							
复位	0	0	0	0	0	0	0	0

#### Bit 0, 1, 2, 3, 4, 5, 6, 7 - IOCxPn 电平变化中断正边沿使能

值	说明
1	允许 IOCx 引脚上的正边沿电平变化中断。检测到边沿时将相关的状态位和中断标志置 1。
0	禁止关联引脚的正边沿电平变化中断



#### 重要:

- 如果  $MCLRE = 1$  或  $LVP = 1$ ,  $\overline{MCLR}$  引脚端口功能将被禁止, 该引脚上的 IOC 功能不可用
- 有关可按端口配置 IOC 的引脚的详细信息, 请参见“引脚分配表”

## 15.8. 寄存器汇总——电平变化中断

偏移量	名称	位位置	7	6	5	4	3	2	1	0
0x00	保留									
...										
0x1F3C										
0x1F3D	IOCAP	7:0			IOCAP5	IOCAP4	IOCAP3	IOCAP2	IOCAP1	IOCAP0
0x1F3E	IOCAN	7:0			IOCAN5	IOCAN4	IOCAN3	IOCAN2	IOCAN1	IOCAN0
0x1F3F	IOCAF	7:0			IOCAF5	IOCAF4	IOCAF3	IOCAF2	IOCAF1	IOCAF0
0x1F40	保留									
...										
0x1F52										
0x1F53	IOCCP	7:0			IOCCP5	IOCCP4	IOCCP3	IOCCP2	IOCCP1	IOCCP0
0x1F54	IOCCN	7:0			IOCCN5	IOCCN4	IOCCN3	IOCCN2	IOCCN1	IOCCN0
0x1F55	IOCCF	7:0			IOCCF5	IOCCF4	IOCCF3	IOCCF2	IOCCF1	IOCCF0

## 16. PPS——外设引脚选择模块

### 16.1. 概述


外设引脚选择（PPS）模块用于将外设输入和输出与器件 I/O 引脚连接。选择范围仅包含数字信号。



**重要：**所有模拟输入和输出保持固定连接至为其分配的引脚，无法通过 PPS 更改。

输入和输出选择是独立的，如下图所示。

图 16-1. PPS 框图



### 16.2. PPS 输入

每个数字外设均具有一个专用的 PPS 外设输入选择（xxxPPS）寄存器，用于选择外设输入引脚。引脚数不超过 20（8/14/16/20）的器件允许 PPS 连接到任何 I/O 引脚，而引脚数超出 28 的器件则允许 PPS 连接到包含在两个端口内的 I/O（见下表）。



**重要：**通用寄存器名称中的符号“xxx”是外设标识符的占位符。例如，xxx = T0CKI 代表 T0CKIPPS 寄存器。

多个外设可以同时使用同一个源工作。无论外设 PPS 选择为何，端口读操作始终返回引脚电平。如果某个引脚还具有关联的模拟功能，则必须清零该引脚的 ANSEL 位才可启用数字输入缓冲区。

表 16-1. PPS 输入选择表

外设	PPS 输入寄存器	POR 时的默认引脚选择
外部中断	INTPPS	RA2

表 16-1. PPS 输入选择表（续）

外设	PPS 输入寄存器	POR 时的默认引脚选择
Timer0 时钟	TOCKIPPS	RA2
Timer1 时钟	T1CKIPPS	RA5
Timer1 门控	T1GPPS	RA4
Timer2 输入	T2INPPS	RA5
CCP1	CCP1PPS	RC5
CCP2	CCP2PPS	RC3
SCL1/SCK1	SSP1CLKPPS <sup>(1)</sup>	RC0
SDA1/SDI1	SSP1DATPPS <sup>(1)</sup>	RC1
SST	SSP1SSPPS	RC3
RX1/DT1	RX1PPS	RC5
CK1	CK1PPS	RC4
ADC 转换触发器	ADACTPPS	RC2

注:

1. 双向引脚。相应输出必须选择同一引脚。

### 16.3. PPS 输出

每个数字外设均具有一个专用的引脚 Rxy 输出源选择（RxyPPS）寄存器，用于选择引脚输出源。除了少数例外情况，与该引脚相关的端口 TRIS 控制将保持对引脚输出驱动器的控制权。作为外设操作的一部分，控制引脚输出驱动器的外设将根据需要改写 TRIS 控制。例如 I<sup>2</sup>C 模块就是这样的外设。



**重要：**符号“Rxy”是引脚标识符的占位符。“x”是 PORT 字母的占位符，“y”是位编号的占位符。例如，Rxy = RA0 代表 RA0PPS 寄存器。

下表列出了每个外设的输出代码以及可选的端口。

表 16-2. PPS 输出选择表

RxyPPS	输出源
0x09	TMR0
0x08	SDA1/SDO1 <sup>(1)</sup>
0x07	SCL1/SCK1 <sup>(1)</sup>
0x06	DT1
0x05	TX1/CK1
0x04	PWM4
0x03	PWM3
0x02	CCP2
0x01	CCP1
0x00	LATxy

注:

1. 双向引脚。相应输入必须选择同一引脚。

### 16.4. 双向引脚

对于在单个引脚上具有双向信号的外设，在进行 PPS 选择时必须使 PPS 输入和 PPS 输出选择同一引脚。例如 I<sup>2</sup>C 串行时钟（SCL）和串行数据（SDA）引脚。



**重要：**I<sup>2</sup>C 默认引脚以及有限数量的其他备用引脚与 I<sup>2</sup>C 和 SMBus 兼容。SDA 和 SCL 信号可输送到任何引脚；但是不具有 I<sup>2</sup>C 兼容性的引脚将以标准 TTL/ST 逻辑电平（由端口的 INLVL 寄存器选择）工作。

## 16.5. PPS 锁定

PPS 模块提供一个额外的保护层来防止意外更改 PPS 选择寄存器。**PPSLOCKED** 位与特定代码执行模块搭配使用来锁定/解锁 PPS 选择寄存器。



**重要：** PPSLOCKED 位默认清零（PPSLOCKED = 0），因此无需解锁序列便可修改 PPS 选择寄存器。

当 PPSLOCKED 位置 1（PPSLOCKED = 1）时，PPS 选择寄存器被锁定。将 PPSLOCKED 位置 1 需要以下示例中所示的特定锁定序列（C 语言和汇编语言）。

当 PPSLOCKED 位清零（PPSLOCKED = 0）时，PPS 选择寄存器解锁。将 PPSLOCKED 位清零需要以下示例中所示的特定解锁序列（C 语言和汇编语言）。



**重要：** 为确保正常执行，必须在启动锁定/解锁序列之前禁止所有中断。

### 例 16-1. PPS 锁定序列（汇编语言）

```
; suspend interrupts
BCF    INTCON0,GIE
BANKSEL PPSLOCK
; required sequence, next 5 instructions
MOVLW  0x55
MOVWF  PPSLOCK
MOVLW  0xAA
MOVWF  PPSLOCK
; Set PPSLOCKED bit
BSF    PPSLOCK,PPSLOCKED
; restore interrupts
BSF    INTCON0,GIE
```

### 例 16-2. PPS 锁定序列（C 语言）

```
INTCON0bits.GIE = 0;           //Suspend interrupts
PPSLOCK = 0x55;                //Required sequence
PPSLOCK = 0xAA;                //Required sequence
PPSLOCKbits.PPSLOCKED = 1;    //Set PPSLOCKED bit
INTCON0bits.GIE = 1;           //Restore interrupts
```

### 例 16-3. PPS 解锁序列（汇编语言）

```
; suspend interrupts
BCF    INTCON0,GIE
BANKSEL PPSLOCK
; required sequence, next 5 instructions
MOVLW  0x55
MOVWF  PPSLOCK
MOVLW  0xAA
MOVWF  PPSLOCK
; Clear PPSLOCKED bit
BCF    PPSLOCK,PPSLOCKED
; restore interrupts
BSF    INTCON0,GIE
```

**例 16-4. PPS 解锁序列 (C 语言)**

```
INTCON0bits.GIE = 0;           //Suspend interrupts
PPSLOCK = 0x55;                //Required sequence
PPSLOCK = 0xAA;                //Required sequence
PPSLOCKbits.PPSLOCKED = 0;     //Clear PPSLOCKED bit
INTCON0bits.GIE = 1;           //Restore interrupts
```

**16.5.1. PPS 单向锁定**

PPS1WAY 配置位还可用于防止意外修改 PPS 选择寄存器。

PPS1WAY 位置 1 (PPS1WAY = 1) 时, **PPSLOCKED** 位只能在器件复位之后置 1 一次。PPSLOCKED 位置 1 后, 除非执行器件复位, 否则该位无法再次清零。

当 PPS1WAY 位清零 (PPS1WAY = 0) 时, 可根据需要将 PPSLOCKED 位置 1 或清零; 但必须执行 PPS 锁定/解锁序列。

**16.6. 休眠期间的操作**

PPS 输入和输出选择不会受休眠影响。

**16.7. 复位的影响**

器件上电复位 (POR) 或欠压复位 (BOR) 会将所有 PPS 输入选择寄存器恢复为其默认值, 并清零所有 PPS 输出选择寄存器。所有其他复位会将这些选择保留不变。PPS 输入寄存器详细信息表中列出了默认的输入选择。在所有复位条件下, **PPSLOCKED** 位均会清零。

**16.8. 寄存器定义: 外设引脚选择 (PPS)**

### 16.8.1. xxxPPS

名称: xxxPPS

外设输入选择寄存器

位	7	6	5	4	3	2	1	0
			PORT[2:0]			PIN[2:0]		
访问			R/W	R/W	R/W	R/W	R/W	R/W
复位			m	m	m	m	m	m

#### Bit 5:3 – PORT[2:0] 外设输入 PORT 选择<sup>(1)</sup>

有关可用端口和默认引脚位置的列表，请参见 [PPS 输入选择表](#)。

PORT	选择
100	PORTE <sup>(1)</sup>
011	PORTD <sup>(1)</sup>
010	PORTC
001	PORTB <sup>(1)</sup>
000	PORTA

注:

1. 这些配置不适用于 14 引脚器件。对于 CN5225 系列，这些设置为保留设置，仅供参考。

复位状态: POR = mmm  
所有其他复位 = uuu

#### Bit 2:0 – PIN[2:0] 外设输入 PORT 引脚选择<sup>(2)</sup>

复位状态: POR = mmm  
所有其他复位 = uuu

值	说明
111	外设输入为 PORTx 引脚 7 (Rx7)
110	外设输入为 PORTx 引脚 6 (Rx6)
101	外设输入为 PORTx 引脚 5 (Rx5)
100	外设输入为 PORTx 引脚 4 (Rx4)
011	外设输入为 PORTx 引脚 3 (Rx3)
010	外设输入为 PORTx 引脚 2 (Rx2)
001	外设输入为 PORTx 引脚 1 (Rx1)
000	外设输入为 PORTx 引脚 0 (Rx0)

注:

1. 复位值“m”由该输入的器件默认位置确定。
2. 有关每个端口的可用引脚的详细信息，请参见“[引脚分配表](#)”。

## 16.8.2. RxyPPS

名称: RxyPPS

引脚 Rxy 输出源选择寄存器

位	7	6	5	4	3	2	1	0
			RxyPPS[5:0]					
访问			R/W	R/W	R/W	R/W	R/W	R/W
复位			0	0	0	0	0	0

### Bit 5:0 - RxyPPS[5:0] 引脚 Rxy 输出源选择

有关 RxyPPS 输出源代码的列表，请参见 [PPS 输出选择表](#)。

复位状态: POR = 000000

所有其他复位 = uuuuuuu

### 16.8.3. PPSLOCK

名称: PPSLOCK

PPS 锁定寄存器

位	7	6	5	4	3	2	1	0
访问								PPSLOCKED
复位								R/W 0

#### Bit 0 - PPSLOCKED PPS 锁定

复位状态: POR = 0  
所有其他复位 = 0

值	说明
1	PPS 已锁定。无法更改 PPS 选择。对任何 PPS 寄存器执行的写操作都将被忽略。
0	PPS 未锁定。可以更改 PPS 选择，但可能需要 PPS 锁定/解锁序列。

## 16.9. 寄存器汇总——外设引脚选择模块


偏移量	名称	位位置	7	6	5	4	3	2	1	0
0x00										
...	保留									
0x1E8E										
0x1E8F	PPSLOCK	7:0								PPSLOCKED
0x1E90	INTPPS	7:0				PORT[2:0]			PIN[2:0]	
0x1E91	TOCKIPPS	7:0				PORT[2:0]			PIN[2:0]	
0x1E92	T1CKIPPS	7:0				PORT[2:0]			PIN[2:0]	
0x1E93	T1GPPS	7:0				PORT[2:0]			PIN[2:0]	
0x1E94										
...	保留									
0x1E9B										
0x1E9C	T2INPPS	7:0				PORT[2:0]			PIN[2:0]	
0x1E9D										
...	保留									
0x1EA0										
0x1EA1	CCP1PPS	7:0				PORT[2:0]			PIN[2:0]	
0x1EA2	CCP2PPS	7:0				PORT[2:0]			PIN[2:0]	
0x1EA3										
...	保留									
0x1EC2										
0x1EC3	ADACTPPS	7:0				PORT[2:0]			PIN[2:0]	
0x1EC4										
0x1EC5	SSP1CLKPPS	7:0				PORT[2:0]			PIN[2:0]	
0x1EC6	SSP1DATPPS	7:0				PORT[2:0]			PIN[2:0]	
0x1EC7	SSP1SSPPS	7:0				PORT[2:0]			PIN[2:0]	
0x1EC8										
...	保留									
0x1ECA										
0x1ECB	RX1PPS	7:0				PORT[2:0]			PIN[2:0]	
0x1ECC	CK1PPS	7:0				PORT[2:0]			PIN[2:0]	
0x1ECD										
...	保留									
0x1F0F										
0x1F10	RA0PPS	7:0						RA0PPS[5:0]		
0x1F11	RA1PPS	7:0						RA1PPS[5:0]		
0x1F12	RA2PPS	7:0						RA2PPS[5:0]		
0x1F13										
0x1F14	RA4PPS	7:0						RA4PPS[5:0]		
0x1F15	RA5PPS	7:0						RA5PPS[5:0]		
0x1F16										
...	保留									
0x1F1F										
0x1F20	RC0PPS	7:0						RC0PPS[5:0]		
0x1F21	RC1PPS	7:0						RC1PPS[5:0]		
0x1F22	RC2PPS	7:0						RC2PPS[5:0]		
0x1F23	RC3PPS	7:0						RC3PPS[5:0]		
0x1F24	RC4PPS	7:0						RC4PPS[5:0]		
0x1F25	RC5PPS	7:0						RC5PPS[5:0]		

## 17. TMR0——Timer0 模块

Timer0 模块具有以下特性:

- 带有可编程周期的 8 位定时器
- 16 位定时器
- 可选的时钟源
- 同步和异步操作
- 可编程预分频器（独立于看门狗定时器）
- 可编程后分频器
- 匹配或溢出时中断
- （通过 PPS）在 I/O 引脚上输出或输出至其他外设
- 可在休眠期间工作

图 17-1. Timer0 框图



## 17.1. Timer0 工作原理

Timer0 可用作 8 位或 16 位定时器，具体模式通过 MD16 位来选择。

### 17.1.1. 8 位模式

在此模式下，Timer0 在所选时钟源的上升沿递增。时钟输入上的预分频器提供几个预分频选项（见预分频比控制位 CKPS）。在该模式下（如图 17-1 所示），保留 TMR0H 的缓冲版本。

在每个所选时钟源的周期，该值都会与 TMR0L 的值进行比较。当两个值匹配时，发生以下事件：

- 复位 TMR0L
- TMR0H 的内容复制到 TMR0H 缓冲区以便进行下一次比较

### 17.1.2. 16 位模式

在此模式下，Timer0 在所选时钟源的上升沿递增。时钟输入上的预分频器提供几个预分频选项（见预分频比控制位 CKPS）。在该模式下，TMR0H:TMR0L 构成 16 位定时器值。如图 17-1 所示，读写 TMR0H 寄存器都会经过缓冲。在读 TMR0L 寄存器时使用 Timer0 高字节的内容更新 TMR0H 寄存器。同样，写入 TMR0L 寄存器时会使 TMR0H 寄存器值传输到 Timer0 高字节。

这种缓冲可以同时完成 Timer0 全部 16 位的读写操作。Timer0 在递增至超过 0xFFFF 时会满返回到 0x0000。这样，定时器便可以自由运行。在 16 位模式下工作时，可读取 Timer0 值但不能写入。

## 17.2. 时钟选择

Timer0 具有多种时钟源选项、同步/异步工作选项以及一个可编程的预分频器。CS 位用于选择 Timer0 的时钟源。

### 17.2.1. 同步模式

当 ASYNC 位清零时，Timer0 时钟与系统时钟 ( $F_{Osc}/4$ ) 同步。当在同步模式下工作时，Timer0 时钟频率无法超过  $F_{Osc}/4$ 。在休眠模式期间，系统时钟不可用，并且 Timer0 无法工作。

### 17.2.2. 异步模式

当 ASYNC 位置 1 时，Timer0 在输入源（或预分频器的输出，如果使用预分频器的话）的每个上升沿递增。只要选择的时钟源在休眠期间运行，异步模式就允许 Timer0 在休眠模式期间继续运行。

### 17.2.3. 可编程预分频器

Timer0 有 16 个可编程的输入预分频比选项，范围从 1:1 到 1:32768。预分频值可通过 CKPS 位进行选择。预分频器计数器不可直接读写。发生以下事件时，预分频器计数器会清零：

- 对 TMR0L 寄存器进行写操作
- 对 T0CON0 或 T0CON1 寄存器进行写操作
- 任何器件复位

### 17.2.4. 可编程后分频器

Timer0 有 16 个可编程的输出后分频比选项，范围从 1:1 到 1:16。后分频值可通过 OUTPS 位进行选择。后分频器按照选定的比率将 Timer0 的输出分频。后分频器计数器不可直接读写。发生以下事件时，后分频器计数器会清零：

- 对 TMR0L 寄存器进行写操作
- 对 T0CON0 或 T0CON1 寄存器进行写操作
- 任何器件复位

## 17.3. Timer0 输出和中断

### 17.3.1. Timer0 输出

在 8 位模式下，TMR0\_out 会在 TMR0L 和 TMR0H 每次匹配时翻转；在 16 位模式下，TMR0\_out 会在 TMR0H:TMR0L 计满返回时翻转。如果使用输出后分频器，则输出会按所选比例进行缩放。可通过 RxyPPS 输出选择寄存器将 Timer0 输出输送到 I/O 引脚，也可在内部将其输送到多个独立于内核的外设。Timer0 输出可使用软件通过 OUT 输出位进行监视。



**重要：**在 8 位模式下，当  $PRO = 0$ （装入 0 或复位为 0）时，TMR0 输出保持高电平，并且不产生中断。

### 17.3.2. Timer0 中断

Timer0 中断标志（TMR0IF）位在 TMR0\_out 翻转时置 1。如果允许 Timer0 中断（TMR0IE），则 CPU 将在 TMR0IF 位置 1 时中断。当后分频比位（T0OUTPS）设置为 1:1 操作（无分频）时，T0IF 标志位将在每次发生 TMR0 匹配或计满返回时置 1。通常，TMR0IF 标志位将在每发生 T0OUTPS + 1 次匹配或计满返回时置 1。

### 17.3.3. Timer0 示例

Timer0 配置：

- Timer0 模式 = 16 位
- 时钟源 =  $F_{OSC}/4$ （250 kHz）
- 同步操作
- 预分频比 = 1:1
- 后分频比 = 1:2（T0OUTPS = 1）

在这种情况下，TMR0H:TMR0L 每计满返回两次，TMR0\_out 就翻转一次。  
即， $(0xFFFF) * 2 * (1/250 \text{ kHz}) = 524.28 \text{ ms}$

## 17.4. 休眠期间的操作

同步工作时，如果器件进入休眠模式，Timer0 将暂停。异步工作且所选时钟源有效时，Timer0 将继续递增计数，并会在允许 Timer0 中断的情况下将器件从休眠模式唤醒。

## 17.5. 寄存器定义：Timer0 控制

### 17.5.1. T0CON0

名称: T0CON0  
偏移量: 0x059E

Timer0 控制寄存器 0

位	7	6	5	4	3	2	1	0
	EN		OUT	MD16	OUTPS[3:0]			
访问	R/W		R	R/W	R/W	R/W	R/W	R/W
复位	0		0	0	0	0	0	0

#### Bit 7 - EN TMR0 使能

值	说明
1	模块已使能并且正在工作
0	模块已禁止

#### Bit 5 - OUT TMR0 输出

#### Bit 4 - MD16 16 位定时器操作选择

值	说明
1	TMR0 是 16 位定时器
0	TMR0 是 8 位定时器

#### Bit 3:0 - OUTPS[3:0] TMR0 输出后分频比（分频比）选择

值	说明
1111	1:16 后分频比
1110	1:15 后分频比
1101	1:14 后分频比
1100	1:13 后分频比
1011	1:12 后分频比
1010	1:11 后分频比
1001	1:10 后分频比
1000	1:9 后分频比
0111	1:8 后分频比
0110	1:7 后分频比
0101	1:6 后分频比
0100	1:5 后分频比
0011	1:4 后分频比
0010	1:3 后分频比
0001	1:2 后分频比
0000	1:1 后分频比

## 17.5.2. T0CON1

名称: T0CON1

偏移量: 0x059F

Timer0 控制寄存器 1

位	7	6	5	4	3	2	1	0
	CS[2:0]			ASYNC	CKPS[3:0]			
访问	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
复位	0	0	0	0	0	0	0	0

### Bit 7:5 - CS[2:0] Timer0 时钟源选择

表 17-1. Timer0 时钟源选择

T0CS	时钟源
111-110	保留
101	MFINTOSC (500 kHz)
100	LFINTOSC
011	HFINTOSC
010	F <sub>osc</sub> /4
001	通过 T0CKIPPS 选择的引脚 (反相)
000	通过 T0CKIPPS 选择的引脚 (未反相)

### Bit 4 - ASYNC TMR0 输入异步使能

值	说明
1	TMR0 计数器输入与系统时钟不同步
0	TMR0 计数器输入与 F <sub>osc</sub> /4 同步

### Bit 3:0 - CKPS[3:0] 预分频比选择

值	说明
1111	1:32768
1110	1:16384
1101	1:8192
1100	1:4096
1011	1:2048
1010	1:1024
1001	1:512
1000	1:256
0111	1:128
0110	1:64
0101	1:32
0100	1:16
0011	1:8
0010	1:4
0001	1:2
0000	1:1

### 17.5.3. TMR0H

名称: TMR0H  
偏移量: 0x059D

Timer0 周期/计数高字节寄存器

位	7	6	5	4	3	2	1	0
	TMR0H[7:0]							
访问	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
复位	1	1	1	1	1	1	1	1

#### Bit 7:0 - TMR0H[7:0] TMR0 计数器高位

值	条件	说明
xxxxxxxx	MD16 = 0	8 位 Timer0 周期值。达到该值时，TMR0L 继续从 0 开始计数。
xxxxxxxx	MD16 = 1	16 位 Timer0 最高有效字节

### 17.5.4. TMR0L

名称: TMR0L  
偏移量: 0x059C

Timer0 周期/计数低字节寄存器

位	7	6	5	4	3	2	1	0
	TMR0L[7:0]							
访问	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
复位	0	0	0	0	0	0	0	0

#### Bit 7:0 - TMR0L[7:0] TMR0 计数器低位

值	条件	说明
xxxxxxxx	MD16 = 0	8 位 Timer0 计数器位
xxxxxxxx	MD16 = 1	16 位 Timer0 最低有效字节

## 17.6. 寄存器汇总——Timer0

偏移量	名称	位位置	7	6	5	4	3	2	1	0
0x00										
...	保留									
0x059B										
0x059C	TMR0L	7:0	TMR0L[7:0]							
0x059D	TMR0H	7:0	TMR0H[7:0]							
0x059E	TOCON0	7:0	EN		OUT	MD16	OUTPS[3:0]			
0x059F	TOCON1	7:0	CS[2:0]			ASYNC	CKPS[3:0]			

## 18. TMR1——带门控的 Timer1 模块

Timer1 模块是 16 位定时器/计数器，具有以下特性：

- 16 位定时器/计数器寄存器对 (TMRxH:TMRxL)
- 可编程的内部或外部时钟源
- 2 位预分频器
- 用于可选比较器同步的时钟源
- 多个 Timer1 门控 (计数使能) 源
- 溢出时中断
- 溢出时唤醒 (仅限外部时钟, 异步模式)
- 16 位读/写操作
- 用于 CCP 模块的捕捉/比较功能的时基
- 特殊事件触发器 (带 CCP)
- 可选门控信号源极性
- 门控翻转模式
- 门控单脉冲模式
- 门控值状态
- 门控事件中断



**重要：** 涉及模块 Timer1 的内容同样适用于该器件上所有奇数编号的定时器。

---



表 18-1. Timer1 的使能选项

ON	GE	Timer1 工作状态
1	1	使能计数
1	0	始终开启
0	1	关闭
0	0	关闭

## 18.2. 时钟源选择

CS 位用于选择 Timer1 的时钟源。这些位可用于选择多种同步和异步时钟源。

### 18.2.1. 内部时钟源

当选择内部时钟源时，TMRx 寄存器的递增频率将为  $F_{OSC}$  的整数倍（取决于 Timer1 预分频器）。


选择  $F_{OSC}$  内部时钟源时，TMRx 寄存器的值将在每个指令时钟周期中递增 4 次。由于这个原因，在读取 TMRx 值时，分辨率将会出现两个 LSB 的误差。为了利用 Timer1 的全分辨率，必须使用异步输入信号来对 Timer1 时钟输入进行门控。



**重要：**在计数器模式下，在发生以下任何一个或多个条件时必须先经过一个下降沿，计数器才可以在上升沿进行第一次递增计数：

- 上电复位后使能 Timer1
- 写 TMRxH 或 TMRxL
- 禁止 Timer1
- TxCKI 为高电平时禁止 Timer1（ON = 0），TxCKI 为低电平时使能 Timer1（ON = 1）。请参见下图。

图 18-2. Timer1 递增边沿



注：

1. 箭头指示计数器递增。
2. 在计数器模式下，必须先经过一个下降沿，计数器才可以在时钟上升沿进行第一次递增计数。

### 18.2.2. 外部时钟源

选择外部时钟源时，TMRx 模块可作为定时器或计数器。当使能计数模式时，Timer1 在外部时钟输入 TxCKIPPS 引脚的上升沿递增。该外部时钟源既可以与系统时钟同步，也可以异步运行。

## 18.3. Timer1 预分频器

Timer1 有 4 个预分频比选项，允许对时钟输入进行 1、2、4 或 8 分频。CKPS 位控制预分频器计数器。对预分频器计数器不能直接进行读写操作；但是，通过写入 TMRx 可将预分频器计数器清零。



### 18.6.1. Timer1 门控使能


通过将 **GE** 位置 1 使能 Timer1 门控使能模式。使用 **GPOL** 位来配置 Timer1 门控使能模式的极性。

使能 Timer1 门控使能模式时，Timer1 将在 Timer1 时钟源的上升沿递增。当 Timer1 门控信号无效时，定时器不会发生递增并且将保持当前计数。禁止使能模式时，不会发生递增，Timer1 将保持当前计数。时序详细信息请参见图 18-4。

表 18-2. Timer1 门控使能选择

TMRxCLK	GPOL	TxG	Timer1 工作状态
↑	1	1	计数
↑	1	0	保持计数
↑	0	1	保持计数
↑	0	0	计数

图 18-4. Timer1 门控使能模式



### 18.6.2. Timer1 门控信号源选择

通过 **GSS** 位选择 Timer1 的门控源。门控源极性的选择由 **GPOL** 位控制。

### 18.6.3. Timer1 门控翻转模式


使能 Timer1 门控翻转模式时，可测量 Timer1 门控信号整个周期的长度，而不是单电平脉冲的持续时间。Timer1 门控源经由一个单稳态触发器输送到 Timer1，该单稳态触发器在信号的每个递增边沿改变状态。有关时序的详细信息，请参见下图。

通过将 **GTM** 位置 1 使能 Timer1 门控翻转模式。**GTM** 位清零时，将清零触发器并保持清零。该模式对于控制要计数的边沿是必需的。



**重要：** 使能翻转模式的同时更改门控信号的极性可能会导致操作不确定。


图 18-5. Timer1 门控翻转模式



#### 18.6.4. Timer1 门控单脉冲模式


使能了 Timer1 门控单脉冲模式时，可以捕捉单脉冲门控事件。首先，通过将 **GSPM** 位置 1 来使能 Timer1 门控单脉冲模式。然后，必须将 **GGO/DONE** 置 1。Timer1 将在下一个递增沿完全使能。在脉冲的下一个后沿，**GGO/DONE** 位将自动清零。**GGO/DONE** 位再次由软件置 1 前，其他门控事件无法递增 Timer1。

图 18-6. Timer1 门控单脉冲模式



清零 GSPM 位也将清零 GGO/DONE 位。有关时序的详细信息，请参见下图。同时使能翻转模式和单脉冲模式将允许两种模式协同工作。这样就可以测量 Timer1 门控源的周期时间。有关时序的详细信息，请参见下图。

图 18-7. Timer1 门控单脉冲和翻转组合模式



### 18.6.5. Timer1 门控值状态

使用 Timer1 门控值状态时，可读取门控值的最新电平。该值存储在 TxGCON 寄存器的 GVAL 位中。即使 Timer1 门控未使能（GE 位清零），GVAL 位也是有效的。

### 18.6.6. Timer1 门控事件中断

允许 Timer1 门控事件中断时，可在门控事件完成时产生一个中断。出现 GVAL 的下降沿时，TMRxGIF 标志位将置 1。如果相应 PIE 寄存器中的 TMRxGIE 位置 1，则会识别出一个中断。

即使 Timer1 门控未使能（GE 位清零），TMRxGIF 标志位也是有效的。

## 18.7. Timer1 中断

TMRx 寄存器递增到 FFFFh，然后计满返回到 0000h。当 TMRx 计满返回时，PIRx 寄存器的 TMRx 中断标志（TMRxIF）位将置 1。为允许计满返回时的中断，必须将以下位置 1：

- ON TxCON 寄存器的位
- PIEx 寄存器的 TMRxIE 位
- 必须允许全局中断

在中断服务程序中以任务形式将 TMRxIF 位清零，以清除中断。



**重要：**在允许中断前，需将 TMRx 寄存器以及 TMRxIF 位清零。

## 18.8. 休眠期间的 Timer1 操作

只有在配置为异步计数器时，Timer1 才能在休眠模式下工作。在该模式下，可使用多种时钟源使计数器递增计数。要设置定时器以唤醒器件：

- 必须将 **ON** 位置 1
- 必须将 PIEx 寄存器的 TMRxIE 位置 1
- 必须允许全局中断
- 必须将 **SYNC** 位置 1
- 将 **TXCLK** 寄存器配置为使用  $F_{OSC}$  和  $F_{OSC}/4$  以外的任何时钟源

器件将在溢出时被唤醒并执行下一条指令。如果允许全局中断，器件将调用 IRS。不管 **SYNC** 位是否置 1，辅助振荡器都将在休眠模式下继续工作。

## 18.9. CCP 捕捉/比较时基

当工作在捕捉或比较模式下时，CCP 模块使用 **TMRx** 作为时基。在捕捉模式下，当发生捕捉事件时，TMRx 中的值被复制到 CCPRx 寄存器中。在比较模式下，当 CCPRx 寄存器中的值与 TMRx 中的值相匹配时触发事件。该事件可以是特殊事件触发信号。

## 18.10. CCP 特殊事件触发器

当任意 CCP 配置为触发特殊事件时，触发信号将清零 TMRx 寄存器。该特殊事件不会引起 Timer1 中断。CCP 模块仍可配置为产生 CCP 中断。在这种工作模式下，CCPRx 寄存器变成了 Timer1 的周期寄存器。Timer1 必须进行同步，并且必须选择  $F_{OSC}/4$  作为时钟源，以利用特殊事件触发信号。Timer1 的异步操作会导致错过特殊事件触发信号。如果对 TMRxH 或 TMRxL 的写操作与来自 CCP 的特殊事件触发信号同时发生，则写操作优先。

## 18.11. 寄存器定义：Timer1 控制

下表列出了定时器寄存器的长位名称前缀，其中“x”表示定时器实例编号。更多信息，请参见“寄存器和位命名约定”一章中的“长位名称”一节。

表 18-3. Timer1 寄存器位名称前缀

外设	位名称前缀
Timer1	T1

### 18.11.1. TxCON

名称: TxCON  
偏移量: 0x020E

定时器控制寄存器

位	7	6	5	4	3	2	1	0
			CKPS[1:0]			SYNC	RD16	ON
访问			R/W	R/W		R/W	R/W	R/W
复位			0	0		0	0	0

#### Bit 5:4 - CKPS[1:0] 定时器输入时钟预分频比选择

复位状态: POR/BOR = 00  
所有其他复位 = uu

值	说明
11	1:8 预分频值
10	1:4 预分频值
01	1:2 预分频值
00	1:1 预分频值

#### Bit 2 - SYNC 定时器外部时钟输入同步控制

复位状态: POR/BOR = 0  
所有其他复位 = u

值	条件	说明
x	CS = F <sub>osc</sub> /4 或 F <sub>osc</sub>	忽略该位。定时器按原样使用传入时钟。
1	所有其他时钟源	不同步外部时钟输入
0	所有其他时钟源	将外部时钟输入与系统时钟同步

#### Bit 1 - RD16 16 位读/写模式使能

复位状态: POR/BOR = 0  
所有其他复位 = u

值	说明
1	使能通过一次 16 位操作读/写定时器的寄存器
0	使能通过两次 8 位操作读/写定时器的寄存器

#### Bit 0 - ON 定时器使能

复位状态: POR/BOR = 0  
所有其他复位 = u

值	说明
1	使能定时器
0	禁止定时器

### 18.11.2. TxGCON

名称: TxGCON

偏移量: 0x020F

定时器门控寄存器

位	7	6	5	4	3	2	1	0
	GE	GPOL	GTM	GSPM	GGO/DONE	GVAL		
访问	R/W	R/W	R/W	R/W	R/W	R		
复位	0	0	0	0	0	x		

#### Bit 7 - GE 定时器门控使能

复位状态: POR/BOR = 0

所有其他复位 = u

值	条件	说明
1	ON = 1	定时器计数由定时器门控功能控制
0	ON = 1	定时器始终计数
x	ON = 0	忽略该位

#### Bit 6 - GPOL 定时器门控极性

复位状态: POR/BOR = 0

所有其他复位 = u

值	说明
1	定时器门控为高电平有效（当门控信号为高电平时定时器计数）
0	定时器门控为低电平有效（当门控信号为低电平时定时器计数）

#### Bit 5 - GTM 定时器门控翻转模式

使能翻转模式时，定时器门控触发器在每个上升沿翻转。

复位状态: POR/BOR = 0

所有其他复位 = u

值	说明
1	使能定时器门控翻转模式
0	禁止定时器门控翻转模式并清除翻转触发器

#### Bit 4 - GSPM 定时器门控单脉冲模式

复位状态: POR/BOR = 0

所有其他复位 = u

值	说明
1	使能定时器门控单脉冲模式，并在使用该模式时控制定时器门控
0	禁止定时器门控单脉冲模式

#### Bit 3 - GGO/DONE 定时器门控单脉冲采集状态

当 TxGSPM 位清零时，该位自动清零。

复位状态: POR/BOR = 0

所有其他复位 = u

值	说明
1	定时器门控单脉冲采集就绪，正在等待边沿出现
0	定时器门控单脉冲采集已经结束或尚未开始

**Bit 2 - GVAL** 定时器门控当前状态

指示可提供给 TMRxH:TMRxL 的定时器门控信号的当前状态  
不受定时器门控使能 (GE) 位的影响

## 18.11.3. TxCLK

名称: TxCLK  
偏移量: 0x0211

定时器时钟源选择寄存器

位	7	6	5	4	3	2	1	0
				CS[4:0]				
访问				R/W	R/W	R/W	R/W	R/W
复位				0	0	0	0	0

## Bit 4:0 - CS[4:0] 定时器时钟源选择

表 18-4. 定时器时钟源

CS	时钟源
11111-01001	保留
01000	TMR0_OUT
00111	MFINTOSC (32 kHz)
00110	MFINTOSC (500 kHz)
00101	SFINTOSC (1 MHz)
00100	LFINTOSC
00011	HFINTOSC
00010	F <sub>osc</sub>
00001	F <sub>osc</sub> /4
00000	通过 T1CKIPPS 选择的引脚

复位状态: POR/BOR = 00000  
所有其他复位 = uuuuu

### 18.11.4. TxGATE

名称: TxGATE  
偏移量: 0x0210

定时器门控源选择寄存器

位	7	6	5	4	3	2	1	0
				GSS[4:0]				
访问				R/W	R/W	R/W	R/W	R/W
复位				0	0	0	0	0

#### Bit 4:0 - GSS[4:0] 定时器门控源选择

表 18-5. 定时器门控源

GSS	门控源
11111-00111	保留
00110	PWM4_OUT
00101	PWM3_OUT
00100	CCP2_OUT
00011	CCP1_OUT
00010	TMR2_Postscaled_OUT
00001	TMR0_OUT
00000	通过 T1GPPS 选择的引脚



## 18.12. 寄存器汇总——Timer1

偏移量	名称	位位置	7	6	5	4	3	2	1	0	
0x00	保留										
...											
0x020B											
0x020C	TMR1	7:0	TMR1[7:0]								
		15:8	TMR1[15:8]								
0x020E	T1CON	7:0			CKPS[1:0]				SYNC	RD16	ON
0x020F	T1GCON	7:0	GE	GPOL	GTM	GSPM	GGO/DONE	GVAL			
0x0210	T1GATE	7:0						GSS[4:0]			
0x0211	T1CLK	7:0						CS[4:0]			

## 19. TMR2——Timer2 模块

Timer2 模块是 8 位定时器，具有以下特性：


- 8 位定时器和周期寄存器
- 可读写
- 可软件编程的预分频比（1:1 至 1:128）
- 可软件编程的后分频比（1:1 至 1:16）
- T2TMR 与 T2PR 匹配时产生中断
- 单触发操作
- 全异步操作
- 包含硬件限制定时器（HLT）
- 备用时钟源
- 外部定时器复位信号源
- 可配置的定时器复位操作

Timer2 框图请参见下图。



**重要：** 涉及模块 Timer2 的内容同样适用于该器件上的所有偶数编号的定时器（Timer2 和 Timer4 等）。

图 19-1. Timer2 与硬件限制定时器（HLT）框图



注:

1. PWM 模式下用于 PWM 脉冲触发的 CCP 外设信号。
2. 关于外部复位源, 请参见 RSEL。
3. 关于时钟源选择, 请参见 CS。

## 19.1. Timer2 工作原理

Timer2 具有以下三种主要工作模式:

- 自由运行周期
- 单次
- 单稳态

每种工作模式下都有多种启动、停止和复位选项。表 19-1 列出了这些选项。

在所有模式下, T2TMR 计数寄存器都在来自可编程预分频器的时钟信号上升沿递增。当 T2TMR 等于 T2PR 时, 会向后分频器计数器输出高电平信号。T2TMR 在下一个时钟输入清零。

来自硬件的外部信号也可以配置为对定时器操作进行门控或强制 T2TMR 计数复位。在门控模式下, 计数器在禁止门控时停止, 并在使能门控时恢复计数。在复位模式下, T2TMR 计数在外部源的任一电平或边沿复位。

T2TMR 和 T2PR 寄存器均可直接读写。在任何器件复位时, T2TMR 寄存器都会清零, 而 T2PR 寄存器则初始化为 0xFF。发生以下事件时, 预分频器和后分频器计数器都将清零:

- 对 T2TMR 寄存器进行写操作
- 对 T2CON 寄存器进行写操作
- 任何器件复位
- 复位定时器的外部复位源事件



**重要:** 写 T2CON 时 T2TMR 不会清零。

### 19.1.1. 自由运行周期模式

在每个时钟周期, T2TMR 的值都会与周期寄存器 T2PR 中的值进行比较。当二者匹配时, 比较器会在下一个周期将 T2TMR 的值复位为 0x00, 并使输出后分频器计数器递增。当后分频器计数等于 T2CON 寄存器的 OUTPS 位中的值时, TMR2\_postscaled 输出上会出现一个时钟周期宽的脉冲, 并且后分频器计数清零。

### 19.1.2. 单触发模式

单触发模式与自由运行周期模式类似, 只是当 T2TMR 与 T2PR 匹配时, ON 位清零并且定时器停止工作, 直到 ON 位禁止再使能后才重新开始工作。在该模式下, 由于定时器在第一个周期事件时停止工作, 而后分频器会在定时器重新启动时复位, 因此除零以外的后分频器 (OUTPS) 值将被忽略。

### 19.1.3. 单稳态模式

单稳态模式与单触发模式类似, 只是 ON 位不清零, 并且定时器可以通过外部复位事件重启。

## 19.2. Timer2 输出

Timer2 模块的主输出是 TMR2\_postscaled, 每当后分频器计数器与 T2CON 寄存器的 OUTPS 位匹配时, 它都会生成一个 TMR2\_clk 周期脉冲。每当 T2TMR 值与 T2PR 值匹配时, 后分频器都会递增。还可以选择该信号作为其他独立于内核的外设的输入。

此外，CCP 模块也会使用 Timer2 在 PWM 模式下生成脉冲。有关设置 Timer2 与 CCP 和 PWM 模块配合使用的更多详细信息，请参见“**CCP——捕捉/比较/PWM 模块**”一章中的“**PWM 概述**”一节和“**PWM 周期**”一节。


### 19.3. 外部复位源

除时钟源外，Timer2 也可通过外部复位源输入驱动。各定时器的外部复位输入使用相应的 TxRST 寄存器进行选择。外部复位输入可以根据使用的模式，对定时器的启动、停止以及复位进行控制。

### 19.4. Timer2 中断

Timer2 也可以产生器件中断。当后分频器计数器与所选后分频值（T2CON 寄存器的 OUTPS 位）匹配时产生中断。可以通过将 TMR2IE 中断允许位置 1 来允许该中断。中断时序如下图所示。

图 19-2. Timer2 预分频器、后分频器和中断时序图



- Notes:**
- Setting the interrupt flag is synchronized with the instruction clock. Synchronization may take as many as two instruction cycles.
  - Cleared by software.

### 19.5. PSYNC 位

将 PSYNC 位置 1 可使预分频器输出与  $F_{OSC}/4$  同步。如果所选定时器时钟与  $F_{OSC}/4$  异步，则读取 Timer2 计数器寄存器时需要将该位置 1。

**注：**要将 PSYNC 置 1，预分频器的输出需慢于  $F_{OSC}/4$ 。当预分频器的输出大于或等于  $F_{OSC}/4$  时，将 PSYNC 置 1 可能导致意外结果。

### 19.6. CSYNC 位

默认情况下，Timer2 SFR 中的所有位均与  $F_{OSC}/4$ （而非 Timer2 输入时钟）同步。因此，如果 Timer2 输入时钟与  $F_{OSC}/4$  不同步，则 Timer2 输入时钟可能在 ON 位通过软件置 1 的同时发生切换，这可能导致计数器中出现非预期的行为和毛刺。将 CSYNC 位置 1 时会将 ON 位与 Timer2 输入时钟（而非  $F_{OSC}/4$ ）同步，从而解决这一问题。但由于该同步使用 TMR2 输入时钟的边沿，因此当 CSYNC 置 1 时，最多将占用一个输入时钟周期并且 Timer2 不会对该时钟周期进行计数。相反，将 CSYNC 位清零时会将 ON 位与  $F_{OSC}/4$  同步，这不会占用任何时钟边沿，但会面临前述的毛刺风险。

### 19.7. 工作模式

定时器的模式由 MODE 位控制。边沿触发模式要求两个外部触发信号之间间隔 6 个定时器时钟周期。电平触发模式要求触发电平之间至少间隔 3 个定时器时钟周期。处于调试模式时，外部触发信号会被忽略。

表 19-1. 工作模式表

模式	MODE		输出操作	操作	定时器控制			
	[4:3]	[2:0]			启动	复位	停止	
自由运行周期	00	000	周期脉冲	软件门控 (图 19-3)	ON = 1	—	ON = 0	
		001		硬件门控, 高电平有效 (图 19-4)	ON = 1 且 TMRx_ers = 1	—	ON = 0 或 TMRx_ers = 0	
		010		硬件门控, 低电平有效	ON = 1 且 TMRx_ers = 0	—	ON = 0 或 TMRx_ers = 1	
		011	周期脉冲 和 硬件复位	上升沿或下降沿复位	ON = 1	TMRx_ers ↓	ON = 0	
		100		上升沿复位 (图 19-5)		TMRx_ers ↑		
		101		下降沿复位		TMRx_ers ↓		
		110		低电平复位		TMRx_ers = 0	ON = 0 或 TMRx_ers = 0	
		111		高电平复位 (图 19-6)		TMRx_ers = 1	ON = 0 或 TMRx_ers = 1	
单触发	01	000	单触发	软件启动 (图 19-7)	ON = 1	—	ON = 0 或 TxTMR = TxPR 后的下一个时钟 (注 2)	
		001	边沿触发启动 (注 1)	上升沿启动 (图 19-8)	ON = 1 且 TMRx_ers ↑	—		
		010		下降沿启动	ON = 1 且 TMRx_ers ↓	—		
		011		任意边沿启动	ON = 1 且 TMRx_ers ↓	—		
		100	边沿触发启动 和 硬件复位 (注 1)	上升沿启动和 上升沿复位 (图 19-9)	ON = 1 且 TMRx_ers ↑	TMRx_ers ↑		
		101		下降沿启动和 下降沿复位	ON = 1 且 TMRx_ers ↓	TMRx_ers ↓		
		110		上升沿启动和 低电平复位 (图 19-10)	ON = 1 且 TMRx_ers ↑	TMRx_ers = 0		
		111		下降沿启动和 高电平复位	ON = 1 且 TMRx_ers ↓	TMRx_ers = 1		
单稳态	10	000	保留					
		001	边沿触发启动 (注 1)	上升沿启动 (图 19-11)	ON = 1 且 TMRx_ers ↑	—	ON = 0 或 后的下一个时钟 后的下一个时钟 (注 3)	
		010		下降沿启动	ON = 1 且 TMRx_ers ↓	—		
		011		任意边沿启动	ON = 1 且 TMRx_ers ↓	—		
		保留	100	保留				
		保留	101	保留				
单触发	11	xxx	电平触发启动 和 硬件复位	高电平启动和 低电平复位 (图 19-12)	ON = 1 且 TMRx_ers = 1	TMRx_ers = 0	ON = 0 或 保持在复位状态 (注 2)	
				低电平启动和 高电平复位	ON = 1 且 TMRx_ers = 0	TMRx_ers = 1		
保留	11	xxx	保留					

## 注:

1. 如果 ON = 0, 则在 ON = 1 后需要一个边沿来重启定时器。
2. 当 T2TMR = T2PR 时, 下一个时钟会清零 ON 并使 T2TMR 停止在 00h 处。
3. 当 T2TMR = T2PR 时, 下一个时钟会使 T2TMR 停止在 00h 处, 但不会清零 ON。

## 19.8. 操作示例


除非另外说明，否则下述内容适用于下列时序图：

- 预分频器和后分频器均设置为 1:1（CKPS 和 OUTPS 位）。
- 这些图显示了除  $F_{OSC}/4$  外的所有时钟，并给出了 ON 和 TMRx\_ers 至少两个完整周期的时钟同步延时。使用  $F_{OSC}/4$  时，TMRx\_ers 的时钟同步延时至少为一个指令周期；而 ON 则适用于下一个指令周期。
- 仅对 ON 和 TMRx\_ers 进行了概括说明，时钟同步延时产生的结果可能与说明中略有不同。
- 在定时器用于 CCP 模块的 PWM 功能（如“CCP——捕捉/比较/PWM 模块”一章中的“PWM 概述”一节所述）的前提下，介绍了 PWM 占空比和 PWM 输出。这些信号不是 Timer2 模块的一部分。

### 19.8.1. 软件门控模式

该模式对应于传统的 Timer2 操作。当 ON = 1 时，定时器随每一个时钟输入递增；而当 ON = 0 时，定时器不递增。当 TxTMR 计数等于 TxPR 周期计数时，定时器在下一个时钟复位并从 0 开始继续计数。ON 位由软件控制的操作如图 19-3 所示。当 TxPR = 5 时，计数器递增至 TxTMR = 5 并在下一个时钟时变为零。

图 19-3. 软件门控模式时序图（MODE = 'b00000）



**Note:** 1. BSF and BCF represent Bit-Set File and Bit-Clear File instructions executed by the CPU to set or clear the ON bit of TxCON. CPU execution is asynchronous to the timer clock input.


### 19.8.2. 硬件门控模式

硬件门控模式的工作方式与软件门控模式相同，唯一的区别是 TMRx\_ers 外部信号也可对定时器进行门控。与 CCP 一起使用时，门控会延长 PWM 周期。如果定时器在 PWM 输出为高电平时停止，占空比也会延长。

如果 MODE = 'b00001，则定时器会在外部信号为高电平时停止。如果 MODE = 'b00010，则定时器会在外部信号为低电平时停止。

图 19-4 给出了 MODE = 'b00001 时的硬件门控模式，此时输入高电平会启动计数器。

图 19-4. 硬件门控模式时序图 (MODE = 'b00001)




### 19.8.3. 边沿触发硬件限制模式

在硬件限制模式下，可在定时器达到周期计数之前通过 TMRx\_ers 外部信号复位定时器。可实现三种类型的复位：

- 在上升沿或下降沿复位 (MODE = 'b00011)
- 在上升沿复位 (MODE = 'b00100)
- 在下降沿复位 (MODE = 'b00101)

当定时器与 CCP 一起用于 PWM 模式时，提前复位会缩短周期，并会在两个时钟延时之后重新启动 PWM 脉冲。请参见图 19-5。

图 19-5. 边沿触发硬件限制模式时序图 (MODE = 'b00100)



**Note:** 1. **BSF** and **BCF** represent Bit-Set File and Bit-Clear File instructions executed by the CPU to set or clear the ON bit of TxCON. CPU execution is asynchronous to the timer clock input.


#### 19.8.4. 电平触发硬件限制模式

在电平触发硬件限制定时器模式下，计数器通过高电平或低电平的外部信号 TMRx\_ers 来复位，如图 19-6 所示。选择 MODE = 'b00110 时，定时器将由低电平外部信号复位。选择 MODE = 'b00111 时，定时器将由高电平外部信号复位。在本示例中，计数器在 TMRx\_ers = 1 时复位。ON 由 BSF 和 BCF 指令控制。当 ON = 0 时，将忽略外部信号。

当 CCP 使用定时器作为 PWM 时基时，PWM 输出将在定时器开始计数时置为高电平，并且仅在定时器计数与 CCPRx 值匹配时置为低电平。当定时器计数与 TxPR 值匹配时，或在外部复位信号变为真并保持两个时钟周期后，定时器复位。

在 TxPR 发生匹配后的时钟周期或者外部复位信号放弃复位的两个时钟周期后，定时器开始计数，PWM 输出置为高电平。PWM 输出将保持为高电平，直到定时器递增计数至与 CCPRx 脉宽值匹配。如果外部复位信号在 PWM 输出为高电平时变为真，则 PWM 输出将保持为高电平，直到复位信号被释放，允许定时器递增计数到与 CCPRx 值匹配。

图 19-6. 电平触发硬件限制模式时序图 (MODE = 'b00111)




**Note:** 1. BSF and BCF represent Bit-Set File and Bit-Clear File instructions executed by the CPU to set or clear the ON bit of TxCON. CPU execution is asynchronous to the timer clock input.

### 19.8.5. 软件启动单触发模式

在单触发模式下，当定时器值与 TxPR 周期值匹配时，定时器复位，ON 位清零。ON 位必须通过软件置 1 才能启动另一定时器周期。设置 MODE = 'b01000 会选择图 19-7 所示的单触发模式。在示例中，ON 位通过 BSF 和 BCF 指令控制。在第一种情况下，BSF 指令将 ON 位置 1，计数器运行至计数完成并将 ON 位清零。在第二种情况下，BSF 指令启动周期，BCF/BSF 指令在该周期内关闭和启动计数器，然后计数器运行至计数完成。

当单触发模式与 CCP PWM 操作一起使用时，PWM 脉冲驱动会在 ON 位置 1 时启动。在 PWM 驱动激活时将 ON 位清零会延长 PWM 驱动。当定时器值与 CCPRx 脉冲宽度值匹配时，PWM 驱动将终止。PWM 驱动将保持关闭，直至软件将 ON 位置 1 以启动另一周期。如果软件在 CCPRx 匹配之后、但在 TxPR 匹配之前将 ON 位清零，PWM 驱动将延长，具体延长时间为 ON 位保持清零的时长。仅当 ON 位通过 TxPR 周期计数匹配清零后，才能通过将 ON 位置 1 的方式启动另一计时周期。

图 19-7. 软件启动单触发模式时序图 (MODE = 'b01000)



**Note:** 1. BSF and BCF represent Bit-Set File and Bit-Clear File instructions executed by the CPU to set or clear the ON bit of TxCON. CPU execution is asynchronous to the timer clock input.

### 19.8.6. 边沿触发单触发模式


边沿触发单触发模式在 ON 位置 1 后通过外部信号输入的边沿启动定时器，并在定时器与 TxPR 周期值匹配时清零 ON 位。以下边沿将启动定时器：

- 上升沿 (MODE = 'b01001)
- 下降沿 (MODE = 'b01010)
- 上升沿或下降沿 (MODE = 'b01011)

如果通过将 ON 位清零暂停了定时器，则在将 ON 位置 1 后需要另一个 TMRx\_ers 边沿来恢复计数。图 19-8 给出了上升沿单触发模式下的操作。

当边沿触发单触发模式与 CCP 配合使用时，边沿触发信号将激活 PWM 驱动，并在定时器与 CCPRx 脉宽值匹配时，禁止 PWM 驱动。当定时器因发生 TxPR 周期计数匹配而暂定时，PWM 驱动保持禁止状态。

图 19-8. 边沿触发单触发模式时序图 (MODE = 'b01001)



**Note:** 1. BSF and BCF represent Bit-Set File and Bit-Clear File instructions executed by the CPU to set or clear the ON bit of TxCON. CPU execution is asynchronous to the timer clock input.

### 19.8.7. 边沿触发硬件限制单触发模式


在边沿触发硬件限制单触发模式下，定时器在 ON 位置 1 后的第一个外部信号边沿启动，并在随后的所有边沿复位。只需要通过 ON 位置 1 后的第一个边沿来启动定时器即可。在随后的所有外部复位边沿的两个时钟周期后，计数器将自动恢复计数。边沿触发信号如下所示：

- 上升沿启动和复位 (MODE = 'b01100)
- 下降沿启动和复位 (MODE = 'b01101)

当定时器值与 TxPR 周期值发生匹配时，定时器将复位并清零 ON 位。外部信号边沿在软件将 ON 位置 1 后才会起作用。图 19-9 给出了上升沿硬件限制单触发操作。

当该模式与 CCP 配合使用时，第一个启动边沿触发信号和随后的所有复位边沿都将激活 PWM 驱动。当定时器与 CCPRx 脉宽值匹配时，PWM 驱动将被禁止，除非外部信号边沿在 TxPR 周期发生匹配前将定时器复位，否则 PWM 驱动将保持禁止状态，直到定时器因发生匹配而暂停。

图 19-9. 边沿触发硬件限制单触发模式时序图 (MODE = 'b01100)



**Note:** 1. BSF and BCF represent Bit-Set File and Bit-Clear File instructions executed by the CPU to set or clear the ON bit of TxCON. CPU execution is asynchronous to the timer clock input.

### 19.8.8. 电平复位、边沿触发硬件限制单触发模式


在电平触发单触发模式下，当 ON 位置 1 时，定时器计数通过外部信号电平复位，并在复位电平转变为有效电平的上升沿/下降沿开始计数。复位电平选择如下：

- 低电平复位 (MODE = 'b01110)
- 高电平复位 (MODE = 'b01111)

当定时器计数与 TxPR 周期计数匹配时，定时器会发生复位，ON 位会被清零。当 TxPR 匹配或软件控制将 ON 位清零时，在 ON 位置 1 后需要一个新的外部信号边沿来启动计数器。

当电平触发复位单触发模式与 CCP PWM 操作配合使用时，PWM 驱动通过启动定时器的外部信号边沿进入有效状态。当定时器计数等于 CCPRx 脉宽计数时，PWM 驱动进入无效状态。当定时器计数因 TxPR 周期计数匹配而清零时，PWM 驱动不会进入有效状态。

图 19-10. 低电平复位、边沿触发硬件限制单触发模式时序图 (MODE = 'b01110)



**Note:** 1. BSF and BCF represent Bit-Set File and Bit-Clear File instructions executed by the CPU to set or clear the ON bit of TxCON. CPU execution is asynchronous to the timer clock input.


### 19.8.9. 边沿触发单稳态模式

边沿触发单稳态模式在 ON 位置 1 后通过外部复位信号输入的边沿启动定时器，并在定时器与 TxPR 周期值匹配时停止递增定时器。以下边沿将启动定时器：

- 上升沿 (MODE = 'b10001)
- 下降沿 (MODE = 'b10010)
- 上升沿或下降沿 (MODE = 'b10011)

当边沿触发单稳态模式与 CCP PWM 操作配合使用时，PWM 驱动通过启动定时器的外部复位信号边沿进入有效状态，但在定时器与 TxPR 值匹配时将不变为有效。当定时器递增时，外部复位信号的其他边沿不会影响 CCP PWM。

图 19-11. 上升沿触发单稳态模式时序图 (MODE = 'b10001)



### 19.8.10. 电平触发硬件限制单触发模式


在电平触发硬件限制单触发模式下，定时器在外部复位电平出现时保持复位状态，并在 ON 位置 1 且外部信号不在复位电平时开始计数。如果其中一个外部信号不在复位电平或 ON 位置 1，则其他置为有效的信号将启动定时器。复位电平选择如下：

- 低电平复位 (MODE = 'b10110)
- 高电平复位 (MODE = 'b10111)

当定时器计数与 TxPR 周期计数匹配时，定时器会发生复位，ON 位会被清零。当 ON 位由 TxPR 匹配或软件控制清零时，定时器将保持复位状态，直到 ON 位置 1 且外部信号不在复位电平。

当电平触发硬件限制单触发模式与 CCP PWM 操作配合使用时，PWM 驱动会随外部信号边沿或 ON 位置 1 (两者均会启动定时器) 变为有效。

图 19-12. 电平触发硬件限制单触发模式时序图 (MODE = 'b10110)



## 19.9. 休眠期间的 Timer2 操作

当  $PSYNC = 1$  时，如果处理器处于休眠模式，Timer2 将无法工作。在处理器处于休眠模式时，T2TMR 和 T2PR 寄存器的内容将保持不变。

当  $PSYNC = 0$  时，只要选择的时钟源仍在运行，Timer2 就可在休眠模式下工作。如果将任一内部振荡器选作时钟源，则振荡器会在休眠模式期间保持工作状态。

## 19.10. 寄存器定义：Timer2 控制

下表列出了 Timer2 外设的长位名称前缀。更多信息，请参见“寄存器和位命名约定”一章中的“长位名称”一节。

表 19-2. Timer2 长位名称前缀

外设	位名称前缀
Timer2	T2



**重要：** 涉及模块 Timer2 的内容同样适用于该器件上所有偶数编号的定时器（Timer2 和 Timer4 等）。

**19.10.1. TxTMR**

名称: TxTMR

偏移量: 0x028C

定时器计数器寄存器

位	7	6	5	4	3	2	1	0
	TxTMR[7:0]							
访问	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
复位	0	0	0	0	0	0	0	0

**Bit 7:0 - TxTMR[7:0]** Timerx 计数器

### 19.10.2. TxPR

名称: TxPR  
偏移量: 0x028D

定时器周期寄存器

位	7	6	5	4	3	2	1	0
	TxPR[7:0]							
访问	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
复位	1	1	1	1	1	1	1	1

#### Bit 7:0 - TxPR[7:0] 定时器周期寄存器

值	说明
0 至 255	当 TxTMR 达到 TxPR 值时，定时器从 0 重新启动

### 19.10.3. TxCON

名称: TxCON  
偏移量: 0x028E

Timerx 控制寄存器

位	7	6	5	4	3	2	1	0
	ON	CKPS[2:0]			OUTPS[3:0]			
访问	R/W/HC	R/W	R/W	R/W	R/W	R/W	R/W	R/W
复位	0	0	0	0	0	0	0	0

#### Bit 7 - ON 定时器使能<sup>(1)</sup>

值	说明
1	使能定时器
0	禁止定时器: 所有计数器和状态机均复位

#### Bit 6:4 - CKPS[2:0] 定时器时钟预分频比选择

值	说明
111	1:128 预分频比
110	1:64 预分频比
101	1:32 预分频比
100	1:16 预分频比
011	1:8 预分频比
010	1:4 预分频比
001	1:2 预分频比
000	1:1 预分频比

#### Bit 3:0 - OUTPS[3:0] 定时器输出后分频比选择

值	说明
1111	1:16 后分频比
1110	1:15 后分频比
1101	1:14 后分频比
1100	1:13 后分频比
1011	1:12 后分频比
1010	1:11 后分频比
1001	1:10 后分频比
1000	1:9 后分频比
0111	1:8 后分频比
0110	1:7 后分频比
0101	1:6 后分频比
0100	1:5 后分频比
0011	1:4 后分频比
0010	1:3 后分频比
0001	1:2 后分频比
0000	1:1 后分频比

注:

1. 在某些模式下, ON 位将由硬件自动清零。请参见表 19-1。

## 19.10.4. TxHLT

名称: TxHLT  
偏移量: 0x028F

定时器硬件限制控制寄存器

位	7	6	5	4	3	2	1	0
	PSYNC	CPOL	CSYNC	MODE[4:0]				
访问	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
复位	0	0	0	0	0	0	0	0

## Bit 7 - PSYNC 定时器预分频器同步使能(1, 2)

值	说明
1	定时器预分频器输出与 $F_{OSC}/4$ 同步
0	定时器预分频器输出不与 $F_{OSC}/4$ 同步

## Bit 6 - CPOL 定时器时钟极性选择(3)

值	说明
1	输入时钟的下降沿驱动定时器/预分频器
0	输入时钟的上升沿驱动定时器/预分频器

## Bit 5 - CSYNC 定时器时钟同步使能(4, 5)

值	说明
1	ON 位与定时器时钟输入同步
0	ON 位与定时器时钟输入不同步

## Bit 4:0 - MODE[4:0] 定时器控制模式选择(6, 7)

值	说明
00000 至 11111	见表 19-1

## 注:

1. 将该位置 1 可确保读取 TxTMR 时返回有效数据值。
2. 当该位为 1 时, 定时器无法在休眠模式中运行。
3. 当 ON = 1 时, 不得更改 CKPOL。
4. 将该位置 1 可以确保使能或禁止 ON 时无毛刺。
5. 当该位置 1 时, ON 位置 1 后定时器操作会延时两个输入时钟。
6. 除非另外说明, 否则所有模式均在 ON = 1 时启动, ON = 0 时停止 (停止不会影响 TxTMR 的值)。
7. 当 TxTMR = TxPR 时, 无论工作模式如何, 下一个时钟均会清零 TxTMR。

## 19.10.5. TxCLKCON

名称: TxCLKCON

偏移量: 0x0290

定时器时钟源选择寄存器

位	7	6	5	4	3	2	1	0
						CS[2:0]		
访问						R/W	R/W	R/W
复位						0	0	0

## Bit 2:0 - CS[2:0] 定时器时钟源选择

表 19-3. 时钟源选择

CS	时钟源
111	保留
110	MFINTOSC (32 kHz)
101	MFINTOSC (500 kHz)
100	LFINTOSC
011	HFINTOSC
010	F <sub>Osc</sub>
001	F <sub>Osc</sub> /4
000	通过 T2INPPS 选择的引脚

### 19.10.6. TxRST

名称: TxRST  
偏移量: 0x0291

定时器外部复位信号选择寄存器

位	7	6	5	4	3	2	1	0
					RSEL[3:0]			
访问					R/W	R/W	R/W	R/W
复位					0	0	0	0

#### Bit 3:0 - RSEL[3:0] 外部复位源选择

表 19-4. 外部复位源

RSEL	复位源
1111-0101	保留
0100	PWM4_OUT
0011	PWM3_OUT
0010	CCP2_OUT
0001	CCP1_OUT
0000	通过 T2INPPS 选择的引脚

## 19.11. 寄存器汇总——Timer2

偏移量	名称	位位置	7	6	5	4	3	2	1	0
0x00										
...	保留									
0x028B										
0x028C	T2TMR	7:0	T2TMR[7:0]							
0x028D	T2PR	7:0	T2PR[7:0]							
0x028E	T2CON	7:0	ON	CKPS[2:0]			OUTPS[3:0]			
0x028F	T2HLT	7:0	PSYNC	CPOL	CSYNC	MODE[4:0]				
0x0290	T2CLKCON	7:0						CS[2:0]		
0x0291	T2RST	7:0					RSEL[3:0]			

## 20. CCP——捕捉/比较/PWM 模块

捕捉/比较/PWM 模块是允许用户计时和控制不同事件，以及产生脉宽调制（PWM）信号的外设。在捕捉模式下，外设允许对事件的持续时间进行计时。当超过预先确定的时间时，比较模式允许用户触发一个外部事件。PWM 模式可以产生不同频率和占空比的脉宽调制信号。

所有 CCP 模块的捕捉和比较功能都相同。



**重要：**在具有多个 CCP 模块的器件中，要特别注意所使用的寄存器名称，这一点很重要。本章使用前缀“CCPx”代替具体的编号来统一表示。前缀中“x”位置上的编号用于区分不同的模块。例如，CCP1CON 和 CCP2CON 分别控制两个完全不同 CCP 模块相同的工作特性。

### 20.1. CCP 模块配置

每个捕捉/比较/PWM 模块都与一个控制寄存器（CCPxCON）、一个捕捉输入选择寄存器（CCPxCAP）和一个数据寄存器（CCPRx）相关联。数据寄存器由两个 8 位寄存器（CCPRxL（低字节）和 CCPRxH（高字节））组成。

#### 20.1.1. CCP 模块和定时器资源

CCP 模块使用定时器 1 和 2，具体因所选模式而异。CCP 模块可以在捕捉、比较或 PWM 模式下使用不同的定时器，如下表所示。

表 20-1. CCP 模式——定时器资源

CCP 模式	定时器资源
捕捉	Timer1
比较	
PWM	Timer2

如果所有模块配置为同时同一模式（捕捉/比较或 PWM）下工作，则这些模块可以立即进入工作状态，并且可以共用同一定时器资源。

#### 20.1.2. 漏极开路输出选项

在输出模式（比较模式或 PWM 模式）下工作时，可选择将 CCPx 引脚的驱动器配置为漏极开路输出。此功能允许通过外部上拉电阻将引脚上的电压拉高，并允许输出与外部电路通信而无需额外的电平转换器。

### 20.2. 捕捉模式


捕捉模式使用 16 位奇数编号的定时器资源（Timer1）。当捕捉源发生事件时，16 位 CCPRx 寄存器捕捉并存储 TMRx 寄存器的 16 位值。事件的定义如下所示，由 MODE 位配置：

- CCPx 输入的每个下降沿
- CCPx 输入的每个上升沿
- CCPx 输入的每 4 个上升沿
- CCPx 输入的每 16 个上升沿
- CCPx 输入的每个边沿（上升沿或下降沿）

当进行捕捉时，PIRx 寄存器的 CCP 中断标志（CCPxIF）位将置 1。中断标志必须用软件清零。如果在读取 CCPRx 寄存器中的值之前发生了另一次捕捉，那么之前捕捉的值会被新捕捉值覆盖。下图给出了捕捉操作的简化框图。

**重要：**如果在进行 2 字节读取期间发生事件，则高字节和低字节数据将来自不同的事件。建议在读取 CCPRx 寄存器时禁止模块或读取寄存器对两次以确保数据完整性。

图 20-1. 捕捉模式工作原理框图



### 20.2.1. 捕捉源

通过 CTS 位选择捕捉源。

在捕捉模式下，必须通过将相应的 TRIS 控制位置 1 把 CCPx 引脚配置为输入引脚。

**重要：**如果将 CCPx 引脚配置为输出引脚，对该端口的写操作可能引发一次捕捉事件。

### 20.2.2. 使用捕捉功能时的 Timer1 模式

Timer1 运行在定时器模式或同步计数器模式下时，CCP 模块才能使用捕捉功能。在异步计数器模式下，可能无法进行捕捉操作。

有关配置 Timer1 的更多信息，请参见“TMR1——带门控的 Timer1 模块”一节。

### 20.2.3. 软件中断模式

当捕捉模式更改时，可能会产生错误捕捉中断。用户需保持 PIEx 寄存器中的 CCPxIE 中断允许位为零以避免产生误中断。此外，用户还需在工作模式发生任何变化后将 PIRx 寄存器的 CCPxIF 中断标志位清零。

**重要：**在捕捉模式下，不得使用系统时钟（ $F_{OSC}$ ）作为 Timer1 的时钟源。要使捕捉模式能够识别 CCPx 引脚上的触发事件，Timer1 的时钟必须来自指令时钟（ $F_{OSC}/4$ ）或外部时钟源。

### 20.2.4. CCP 预分频器

MODE 位指定了四个预分频比设置。每当 CCP 模块关闭或 CCP 模块未处于捕捉模式时，预分频器计数器便会清零。任何复位都会将预分频器计数器清零。

从一个捕捉预分频比切换为另一个捕捉预分频比不会清零预分频器，并可能产生一次错误中断。为避免此意外操作，可在改变预分频比前通过清零 CCPxCON 寄存器来关闭模块。以下示例给出了执行此功能的代码。

#### 例 20-1. 切换捕捉预分频比

```
BANKSEL CCP1CON
CLRF   CCP1CON           ;Turn CCP module off
MOVLW  NEW_CAPT_PS      ;CCP ON and Prescaler select → W
MOVWF  CCP1CON           ;Load CCP1CON with this value
```

### 20.2.5. 休眠期间的捕捉

捕捉模式依靠 Timer1 模块才能正确工作。可选用两种方式在捕捉模式下驱动 Timer1 模块。它可以由指令时钟 ( $F_{Osc}/4$ ) 或由外部时钟源驱动。

当 Timer1 由  $F_{Osc}/4$  提供时钟时，Timer1 在休眠期间不会递增。当器件从休眠状态唤醒时，Timer1 将从其之前的状态继续工作。

当 Timer1 通过外部时钟源提供时钟时，捕捉模式将在休眠模式期间继续工作。

### 20.3. 比较模式

本节介绍的比较模式功能适用于所有 CCP 模块，对于不同的模块没有差别。

比较模式使用 16 位奇数编号的定时器资源 (Timer1)。CCPRx 寄存器的 16 位值不断与 TMR1 寄存器的 16 位值进行比较。出现匹配时，可能会发生以下某一事件：


- 翻转 CCPx 输出并清零 TMR1
- 翻转 CCPx 输出但不清零 TMR1
- CCPx 输出高电平
- CCPx 输出低电平
- 产生脉冲输出
- 产生脉冲输出并清零 TMR1

引脚上的操作由 MODE 控制位的值决定。

所有比较模式都能产生中断。当 MODE = 'b0001 或 'b1011 时，CCP 将复位 TMR1 寄存器。

下图给出了比较操作的简化框图。

图 20-2. 比较模式工作原理框图



### 20.3.1. CCPx 引脚配置

软件必须通过清零相应的 TRIS 位并借助 RxyPPS 寄存器定义相应输出引脚的方式将 CCPx 引脚配置为输出引脚。更多详细信息，请参见“**PPS——外设引脚选择模块**”一章。

CCP 输出也可用作其他外设的输入。



**重要：**清零 CCPxCON 寄存器会将 CCPx 比较输出锁存器强制设为默认的低电平状态。这不是端口 I/O 数据锁存器。

### 20.3.2. 使用比较功能时的 Timer1 模式

在比较模式下，Timer1 必须运行在定时器模式或同步计数器模式下。在异步计数器模式下，可能无法进行比较操作。

有关配置 Timer1 的更多信息，请参见“**TMR1——带门控的 Timer1 模块**”一章。



**重要：**在比较模式下，不得使用系统时钟（ $F_{OSC}$ ）作为 Timer1 的时钟源。欲使比较模式能够识别 CCPx 引脚上的触发事件，Timer1 的时钟必须来自指令时钟（ $F_{OSC}/4$ ）或外部时钟源。

### 20.3.3. 休眠期间的比较

由于  $F_{OSC}$  在休眠模式下关闭，比较模式在休眠模式下将不能正常工作，除非定时器正在运行。器件将在发生中断（如果允许）时唤醒。


## 20.4. PWM 概述

脉宽调制（PWM）是一种通过在完全开启和完全关闭状态之间进行快速切换来控制负载功率的方案。PWM 信号类似于方波，信号的高电平部分视为开启状态，信号的低电平部分视为关闭状态。高电平部分（也称为脉宽）可以随时间而变，并以步为单位进行定义。施加的步数越多（这会增大脉宽），为负载提供的功率就越大。施加的步数减少时（这会缩短脉宽），提供的功率就越小。PWM 周期定义为一个完整周期的持续时间，或者开启和关闭时间相加的总时间。

PWM 分辨率定义可以在单个 PWM 周期中出现的最大步数。分辨率越高，就可以越精确地控制施加在负载上的功率。

占空比这一术语描述开启时间与关闭时间之间以百分比形式表示的比例，0%代表完全关闭，100%代表完全开启。占空比越低，施加的功率就越低；占空比越高，施加的功率就越高。下图给出了 PWM 信号的典型波形。

图 20-3. CCP PWM 输出信号




### 20.4.1. 标准 PWM 操作

本节介绍的标准 PWM 功能适用于所有 CCP 模块，对于不同的模块没有差别。它可以在 CCPx 引脚上产生最高 10 位分辨率的 PWM 信号。由下列寄存器控制周期、占空比和分辨率：

- 偶数编号的 TxPR (T2PR) 寄存器
- 偶数编号的 TxCON (T2CON) 寄存器
- 16 位 CCPRx 寄存器
- CCPxCON 寄存器

为确保 PWM 正常工作，需要将  $F_{OSC}/4$  作为 T2TMR 的时钟输入。下图给出了 PWM 操作的简化框图。

图 20-4. PWM 简化框图



- Notes:**
1. An 8-bit timer is concatenated with two bits generated by  $F_{osc}$  or two bits of the internal prescaler to create 10-bit time base.
  2. The alignment of the 10 bits from the CCPR register is determined by the CCPxFMT bit.



**重要：** 必须将 CCPx 引脚对应的 TRIS 位清零，才能使能该引脚上的 PWM 输出。

## 20.4.2. Timer2 定时器资源

PWM 标准模式使用 8 位 Timer2 定时器资源来指定 PWM 周期。

## 20.4.3. PWM 周期

PWM 周期由 Timer2 的 T2PR 寄存器来指定。PWM 周期可利用下面的公式计算。

公式 20-1. PWM 周期

$$PWM \text{ Period} = [(T2PR + 1)] \cdot 4 \cdot T_{OSC} \cdot (TMR2 \text{ Prescale Value})$$

其中  $T_{OSC} = 1/F_{OSC}$

当 T2TMR 中的值与 T2PR 中的值相等时，在下一个递增事件将发生以下 3 个事件：

- T2TMR 被清零
- CCPx 引脚被置 1（例外情况：如果 PWM 占空比 = 0%，引脚将不会被置 1）
- PWM 占空比从 CCPRx 寄存器传送到 10 位缓冲区


**重要：**不使用定时器后分频器（见“TMR2——Timer2 模块”一章中的“Timer2 中断”一节）来确定 PWM 频率。

#### 20.4.4. PWM 占空比

可通过将一个 10 位值写入 CCPRx 寄存器来指定 PWM 占空比。10 位值的对齐方式由 FMT 位决定（见图 20-5）。可以随时写入 CCPRx 寄存器。但在 T2PR 和 T2TMR 之间发生匹配之前，占空比的值不会被锁存到 10 位缓冲区中。

使用下面的公式计算 PWM 脉宽和 PWM 占空比。

图 20-5. PWM 10 位对齐方式



公式 20-2. 脉冲宽度

脉冲宽度  $Pulse\ Width = (CCPRxH:CCPRxL\ 寄存器\ 寄存器\ value) \cdot T_{OSC} \cdot (TMR2\ 分频器\ 分频器\ Value)$

公式 20-3. 占空比

占空比  $Duty\ Cycle\ Ratio = \frac{(CCPRxH:CCPRxL\ 寄存器\ 寄存器\ value)}{4(T2PR + 1)}$

CCPRx 寄存器用于为 PWM 占空比提供双重缓冲。这种双重缓冲极其重要，可以避免在 PWM 工作过程中产生毛刺。

8 位定时器 T2TMR 寄存器与 2 位内部系统时钟（ $F_{OSC}$ ）或预分频器的 2 位一起构成 10 位时基。如果 Timer2 预分频比设置为 1:1，则使用系统时钟。

当 10 位时基与 CCPRx 寄存器中的值匹配时，清零 CCPx 引脚（见图 20-4）。

#### 20.4.5. PWM 分辨率

分辨率决定在给定周期内的可用占空比数。例如，10 位分辨率将产生 1024 个离散的占空比，而 8 位分辨率将产生 256 个离散的占空比。

当 T2PR 为  $0xFF$  时，最大 PWM 分辨率为 10 位。分辨率是 T2PR 寄存器值的函数，如下图所示。

公式 20-4. PWM 分辨率

分辨率  $= \frac{\log[4(T2PR + 1)]}{\log(2)}$  位



**重要：**如果脉宽值大于周期值，则指定的 PWM 引脚将保持不变。

表 20-2. PWM 频率和分辨率示例 ( $F_{OSC} = 20 \text{ MHz}$ )

PWM 频率	1.22 kHz	4.88 kHz	19.53 kHz	78.12 kHz	156.3 kHz	208.3 kHz
定时器预分频值	16	4	1	1	1	1
T2PR 值	0xFF	0xFF	0xFF	0x3F	0x1F	0x17
最高分辨率 (位)	10	10	10	8	7	6.6

表 20-3. PWM 频率和分辨率示例 ( $F_{OSC} = 8 \text{ MHz}$ )

PWM 频率	1.22 kHz	4.90 kHz	19.61 kHz	76.92 kHz	153.85 kHz	200.0 kHz
定时器预分频值	16	4	1	1	1	1
T2PR 值	0x65	0x65	0x65	0x19	0x0C	0x09
最高分辨率 (位)	8	8	8	6	5	5

#### 20.4.6. 休眠模式下的操作

在休眠模式下，T2TMR 寄存器将不会递增，模块状态也不会改变。如果 CCPx 引脚正在驱动一个值，则会继续驱动该值。当器件被唤醒时，T2TMR 将从先前状态继续。

#### 20.4.7. 改变系统时钟频率

PWM 频率是由系统时钟频率产生的。系统时钟频率的任何改变都将导致 PWM 频率的改变。有关更多详细信息，请参见“OSC——振荡器模块”一节。

#### 20.4.8. 复位的影响

任何复位都将强制所有端口为输入模式，并强制 CCP 寄存器为其复位状态。

#### 20.4.9. 设置 PWM 操作

以下步骤说明了如何将 CCP 模块配置为标准 PWM 操作：

1. 使用 RxyPPS 控制选择所需输出引脚，以选择 CCPx 作为源。通过将相关的 TRIS 位置 1，禁止所选引脚输出驱动器。稍后，将在 PWM 设置结束时使能输出。
2. 将 PWM 周期值装入定时器周期寄存器 T2PR。
3. 将合适的值装入 CCPxCON 寄存器，从而将 CCP 模块配置为 PWM 模式。
4. 将 PWM 占空比值装入 CCPRx 寄存器，并配置 FMT 位以设置适当的寄存器对齐方式。
5. 配置并启动定时器：
  - 清零 PIRx 寄存器的 TMR2IF 中断标志位。请参见下面的**注意事项**。
  - 选择  $F_{OSC}/4$  作为定时器时钟源。只有这样才能确保 PWM 模块正常工作。
  - 用所需定时器预分频值配置 T2CON 寄存器的 CKPS 位。
  - 通过将 T2CON 寄存器的 ON 位置 1 来使能定时器。
6. 使能 PWM 输出：
  - 等待定时器溢出并且 PIRx 寄存器的 TMR2IF 位置 1。请参见下面的**注意事项**。
  - 通过将相关的 TRIS 位清零，使能 CCPx 引脚输出驱动器。

 **重要：**要在第一个 PWM 输出时发送完整的占空比和周期，设置过程必须包含上述步骤。如果不需要在第一个输出就发送完整的 PWM 信号，可以忽略步骤 6。

## 20.5. 寄存器定义：CCP 控制

下表列出了 CCP 外设的长位名称前缀。更多信息，请参见“寄存器和位命名约定”一章中的“长位名称”一节。

表 20-4. CCP 长位名称前缀

外设	位名称前缀
CCP1	CCP1
CCP2	CCP2

## 20.5.1. CCPxCON

名称: CCPxCON  
偏移量: 0x30E,0x312

CCP 控制寄存器

位	7	6	5	4	3	2	1	0
	EN		OUT	FMT	MODE[3:0]			
访问	R/W		R	R/W	R/W	R/W	R/W	R/W
复位	0		x	0	0	0	0	0

### Bit 7 - EN CCP 模块使能

值	说明
1	使能 CCP
0	禁止 CCP

### Bit 5 - OUT CCP 输出数据（只读）

### Bit 4 - FMT CCPxRH:L 值对齐（PWM 模式）

值	条件	说明
x	捕捉模式	未使用
x	比较模式	未使用
1	PWM 模式	左对齐格式
0	PWM 模式	右对齐格式

### Bit 3:0 - MODE[3:0] CCP 模式选择

表 20-5. CCPx 模式选择

值	说明	将 CCPxIF 置 1
11xx	PWM 模式, PWM 操作	是
1011	比较输出; 脉冲输出; 清零 TMR1 <sup>(2)</sup>	是
1010	比较模式, 脉冲输出	是
1001	比较模式, 清零输出 <sup>(1)</sup>	是
1000	比较模式, 将输出置 1 <sup>(1)</sup>	是
0111	比较模式, CCPx 输入的每 16 个上升沿	是
0110	比较模式, CCPx 输入的每 4 个上升沿	是
0101	捕捉模式, CCPx 输入的每个上升沿	是
0100	捕捉模式, CCPx 输入的每个下降沿	是
0011	捕捉模式, CCPx 输入的每个边沿	是
0010	比较模式, 翻转输出	是
0001	脉冲输出; 翻转输出; 清零 TMR1 <sup>(2)</sup>	是
0000	禁止	—


注:

1. 比较模式的置 1 和清零操作通过设置 MODE = 'b0000 或 EN = 0 来复位。
2. 当 MODE = 'b0001 或 'b1011 时, 与 CCP 模块相关的定时器清零。TMR1 是 CCP 模块的默认选择, 因此仅用于说明目的。

## 20.5.2. CCPxCAP

名称: CCPxCAP  
偏移量: 0x30F,0x313

捕捉触发输入选择寄存器



### Bit 1:0 - CTS[1:0] 捕捉触发输入选择

表 20-6. 捕捉触发源

CTS 值	源
11-10	保留
01	IOC 中断
00	通过 CCPxPPS 选择的引脚

### 20.5.3. CCPRx

名称: CCPRx  
偏移量: 0x30C,0x310

捕捉/比较/脉宽寄存器

位	15	14	13	12	11	10	9	8
	CCPR[15:8]							
访问	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
复位	x	x	x	x	x	x	x	x
位	7	6	5	4	3	2	1	0
	CCPR[7:0]							
访问	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
复位	x	x	x	x	x	x	x	x

#### Bit 15:0 – CCPR[15:0] 捕捉/比较/脉宽

复位状态: POR/BOR = xxxxxxxxxxxxxxxxx  
所有其他复位 = uuuuuuuuuuuuuuuuuuu

**注:** 该多字节寄存器中的各个字节可使用以下寄存器名称进行访问:

- 当 MODE = 捕捉或比较时
  - CCPRxH: 访问高字节 CCPR[15:8]
  - CCPRxL: 访问低字节 CCPR[7:0]
- 当 MODE = PWM 且 FMT = 0 时
  - CCPRx[15:10]: 未使用
  - CCPRxH[1:0]: 访问高 2 位 (CCPR[9:8])
  - CCPRxL: 访问低 8 位 (CCPR[7:0])
- 当 MODE = PWM 且 FMT = 1 时
  - CCPRxH: 访问高 8 位 (CCPR[9:2])
  - CCPRxL[7:6]: 访问低 2 位 (CCPR[1:0])
  - CCPRx[5:0]: 未使用

## 20.6. 寄存器汇总——CCP 控制

偏移量	名称	位位置	7	6	5	4	3	2	1	0
0x00	保留									
...										
0x030B										
0x030C	CCPR1	7:0	CCPR[7:0]							
		15:8	CCPR[15:8]							
0x030E	CCP1CON	7:0	EN		OUT	FMT		MODE[3:0]		
0x030F	CCP1CAP	7:0								CTS[1:0]
0x0310	CCPR2	7:0	CCPR[7:0]							
		15:8	CCPR[15:8]							
0x0312	CCP2CON	7:0	EN		OUT	FMT		MODE[3:0]		
0x0313	CCP2CAP	7:0								CTS[1:0]

## 21. PWM——脉宽调制

PWM 模块可产生由占空比、周期和分辨率决定的脉宽调制信号，占空比、周期和分辨率则通过以下寄存器进行配置：

- T2PR
- T2CON
- PWMxDC
- PWMxCON


Filename: 10-Bit Simplified PWM Block Diagram.vsdx  
 Title:  
 Last Edit: 1/23/2020  
 First Used:

Notes:  
 每个

图 21

图 21-2 给出了 PWM 信号的典型波形。

图 21-1. PWM 简化框图



注：

1. 8 位定时器与  $F_{OSC}$  生成的 2 位或内部预分频器的 2 位连接，以构成 10 位时基。